SRAM的基礎(chǔ)電路及原理分析

硬件面試的時候，看到應(yīng)聘者簡歷上寫著，有過AMD工作或?qū)嵙?xí)經(jīng)歷，熟悉CPU和內(nèi)存。于是我問，那請你畫一下SRAM和DRAM的基本cell出來，然后簡要說一下工作原理及特點，但是沒能說出來。

有不少人這兩個基本單元畫不出來，不能算熟悉CPU和內(nèi)存，這兩個深究下來就太復(fù)雜了，不展開說，本文主要分析SRAM相關(guān)的基礎(chǔ)電路及原理分析，便于大家更好的理解。

先上SRAM和DRAM的電路基本單元，如下圖

從上圖可以看到二者最明顯的區(qū)別就是，SRAM的結(jié)構(gòu)比DRAM的要復(fù)雜很多，這也就造成了SRAM會比DRAM貴很多。對比二者，區(qū)別如下

大家都知道，CPU是負(fù)責(zé)運算和處理的，而存儲器則是負(fù)責(zé)交換數(shù)據(jù)的。有人是這么比喻的（場景是工程師的工作），說CPU就是工程師本人，內(nèi)存就像是工作臺，需要及時處理的東西需要先拿到工作臺上才方便處理。那么硬盤是什么呢？硬盤就像柜子，存放電子器件儀器用的倉庫，存東西。

存儲器有兩個基本的構(gòu)成單元，SRAM 和 DRAM，充分理解這兩個概念以及電路原理，對于學(xué)習(xí)應(yīng)用CPU構(gòu)架以及DDR非常有用。DRAM就是動態(tài)（Dynamic）隨機存儲器，SRAM是靜態(tài)（Static）隨機存儲器。這一動一靜的本質(zhì)是什么呢？先說靜態(tài)隨機存儲器，它是利用如D觸發(fā)器的結(jié)構(gòu)來完成數(shù)據(jù)的讀取與寫入的，資料的寫入不需要刷新動作，這樣不需要刷新動作的就成為靜態(tài)。同時，這樣使得控制器設(shè)計很簡單，存取的速度比DRAM快很多。適合于高速存儲的應(yīng)用場景比如CPU的cache緩存。

理解了靜態(tài)隨機存儲器之后，動態(tài)隨機存儲器就好理解了。動態(tài)就是指利用電容的充放電來實現(xiàn)資料的寫入與讀取動作，因為電容會慢慢放電，如果放電到閾值以下，數(shù)據(jù)可能就會丟失了，因此需要每隔一段時間來做刷新的動作，以保持資料的完整性。最常見的就是手機和電腦的內(nèi)存了。

1 第一層認(rèn)識—一個D觸發(fā)器構(gòu)成最簡單 SRAM

首先，可以從最基礎(chǔ)數(shù)字電路開始。有一個很基本但是深刻且直接的認(rèn)識：SRAM cell最簡單的構(gòu)成單元就是一個D觸發(fā)器，如下圖所示，D觸發(fā)器是數(shù)字電路系統(tǒng)里面的一個基本單元。

1 bit的SRAM單元的核心電路就是一個D觸發(fā)器。當(dāng)有power存在的時候，因為D觸發(fā)器的特性，數(shù)據(jù)可以保存，不需要刷新。觸發(fā)器是具有記憶功能的，具有兩個穩(wěn)定的信息存儲狀態(tài)。D觸發(fā)器的特性方程是：Q(n+1)=D；也就是記憶前一個狀態(tài)，可以從RS觸發(fā)器出發(fā)，寫一下真值表，推算就很好理解了。波形圖如下所示：

2 第二層認(rèn)識—4個單管構(gòu)成的SRAM

然后，可以用基本晶體管層面來搭建一個簡單的SRAM單元，僅僅由4個NMOS管和兩個電阻構(gòu)成的。

【電路詳細(xì)分析】

SRAM的整個單元具有對稱性。其中除了Q1和Q2的部分，是用來鎖存1位數(shù)字信號。Q1，Q2是傳輸管，它們在對存儲器進(jìn)行讀／寫操作時完成將存儲單元與外圍電路進(jìn)行連接或斷開的作用。

對單元的存取通過字線WL(Word Line)使能，字線WL為高電平時傳輸管導(dǎo)通，使存儲單元的內(nèi)容傳遞到位線BL(Bit Line)，單元信息的反信號傳遞到位線BL#，外圍電路通過BL和BL#讀取信息。

寫操作時，SRAM單元陣列的外圍電路將電壓傳遞到BL和BL#上作為輸入，字線WL使能后，信息寫入存儲單元。

3 第三層認(rèn)識--6管單管構(gòu)成的SRAM

最后，可以從IC的制造層面來看。其實，大部分與第二層差不多，只是M2與M4用PMOS代替。SRAM中的每一bit存儲在由四個場效應(yīng)管（M1, M2, M3, M4）構(gòu)成兩個交叉耦合的反相器中。另外兩個場效應(yīng)管（M5，M6）是存儲基本單元到用于讀寫位線（Bit Line）的控制開關(guān)。

一個SRAM基本單元有0和1兩個電平穩(wěn)定狀態(tài)。SRAM 基本單元由兩個CMOS反相器組成。兩個反相器的輸入、輸出交叉連接，即第一個反相器的輸出連接第二個反相器的輸入，第二個反相器的輸出連接第一個反相器的輸入。這就能實現(xiàn)兩個反相器的輸出狀態(tài)的鎖定、保存，即存儲了一個位的狀態(tài)。分析簡圖：

【詳細(xì)的電路分析】

SRAM的基本單元存在三種狀態(tài)：standby（空閑），read（讀）和write（寫）。

第一種狀態(tài)：standby

如果WL沒有選為高電平，那么M5和M6兩個作為控制用的晶體管處于斷路狀態(tài)，也就是基本單元與位線BL隔離。而M1-M4組成的兩個反相器繼續(xù)保持其狀態(tài)。

第二種狀態(tài)：read

首先，假設(shè)存儲的內(nèi)容為1，也就是Q處為高電平。讀周期初始，兩根位線BL, BL#預(yù)充值為高電平，因為讀寫狀態(tài)時，WL也會為高電平，使得讓作為控制開關(guān)的兩個晶體管M5, M6導(dǎo)通。

然后，讓Q的值傳遞給位線BL只到預(yù)充的電位，同時泄放掉BL#預(yù)充的電。具體來說，利用M1和M5的通路直接連到低電平使其值為低電平，即BL#為低；另一方面，在BL一側(cè)，M4和M6導(dǎo)通，把BL直接拉高。

第三種狀態(tài)：write

寫周期開始，首先把要寫入的狀態(tài)加載到位線BL，假設(shè)要寫入0，那么就設(shè)置BL為0且BL#為1。然后，WL設(shè)置為高電平，如此，位線的狀態(tài)就被載入SRAM的基本單元了。具體分析過程，可以自己畫一下。

總結(jié)：

SRAM和DRAM之間的區(qū)別在于它們的工作原理和存儲方式。

SRAM是靜態(tài)隨機存取存儲器，它使用觸發(fā)器來存儲數(shù)據(jù)，速度快但容量較小。

而DRAM是動態(tài)隨機存取存儲器，它使用電容來存儲數(shù)據(jù)，速度較慢但容量較大。

此外，SRAM不需要刷新操作，而DRAM需要定期刷新以保持?jǐn)?shù)據(jù)的有效性。

根據(jù)應(yīng)用需求，選擇適合的存儲器類型是非常重要的。