一、AXI DMA介紹 本篇博文講述AXI DMA的一些使用總結(jié),硬件IP子系統(tǒng)搭建與SDK C代碼封裝參考米聯(lián)客ZYNQ教程。若想讓ZYNQ的PS與PL兩部分高速數(shù)據(jù)傳輸,需要利用PS的HP
2020-12-31 09:52:027166 本帖最后由 eehome 于 2013-1-5 09:52 編輯
二、軟件部分1、能用C語(yǔ)言開(kāi)發(fā)就用C語(yǔ)言,這樣開(kāi)發(fā)速度比較快,而且代碼也比較容易維護(hù)。2、將你常用的芯片的服務(wù)編成函數(shù)庫(kù),這樣
2011-12-31 21:49:47
利用AXI-DMA批量發(fā)送數(shù)據(jù)到DMAinit_intr_sys函數(shù)分析
2021-03-10 06:57:39
大家好!我是一名學(xué)生,與我的合作伙伴一起在MicroZed板上開(kāi)展項(xiàng)目。我們正在使用Vivado 2015.4,Xilinix SDK 2015.4和Digilent USB-JTAG編程電纜(我們
2019-10-22 08:47:02
大家好, 我通過(guò)dma tx通道(AXI DMA0)將數(shù)據(jù)發(fā)送到fpga。幾秒鐘后,我希望通過(guò)DMA rx通道接收某些字節(jié)。執(zhí)行下面的代碼后(請(qǐng)參考CODE1 :)我正在檢查tx通道的第1位狀態(tài)
2020-04-14 07:31:36
介紹參考文檔《玩轉(zhuǎn)Zynq-基礎(chǔ)篇:AXI總線(xiàn)協(xié)議介紹.pdf》。3 AXI GP外設(shè)配置在zstar_ex53實(shí)例的基礎(chǔ)上,需要對(duì)ZYNQ7Processing System(PS)配置頁(yè)面做更改
2019-11-12 10:23:42
。axi_hp0_wr.v模塊的仿真波形如下。其中一次AXI HP0總線(xiàn)寫(xiě)地址和數(shù)據(jù)的時(shí)序波形如圖所示。6嵌入式軟件工程創(chuàng)建參考文檔《玩轉(zhuǎn)Zynq-工具篇:導(dǎo)出PS硬件配置和新建SDK工程.pdf》導(dǎo)出
2019-11-26 09:47:20
不同通道使用情況下的數(shù)據(jù)吞吐量。大家可以在此基礎(chǔ)上,更改不同的AXI HP總線(xiàn)時(shí)鐘頻率,以評(píng)估時(shí)鐘頻率對(duì)AXI HP總線(xiàn)的影響。2 AXI總線(xiàn)協(xié)議介紹參考文檔《玩轉(zhuǎn)Zynq-基礎(chǔ)篇:AXI總線(xiàn)協(xié)議介紹
2019-11-28 10:11:38
● 基于特定地址進(jìn)行的突發(fā)傳輸●通過(guò)獨(dú)立的讀和寫(xiě)通道實(shí)現(xiàn)低成本直接內(nèi)存訪(fǎng)問(wèn)(DMA)●支持無(wú)序數(shù)據(jù)傳輸●提供多級(jí)寄存器鎖存的支持,實(shí)現(xiàn)更好的時(shí)序收斂 1.1 AXI版本介紹AXI協(xié)議是Xilinx從6系列
2019-05-06 16:55:32
完成時(shí)觸發(fā) DMA。當(dāng) DMA 已存儲(chǔ) 256 個(gè)樣本時(shí),將觸發(fā)軟件中斷以允許將這些緩沖區(qū)傳輸?shù)礁蟮木彌_區(qū)。當(dāng) 10 個(gè) DMA 緩沖區(qū)被接收時(shí),DMA 中斷調(diào)用一個(gè)函數(shù)。該函數(shù)每 8.5 毫秒執(zhí)行
2023-04-04 07:09:50
你好,我有一個(gè)關(guān)于XADC及其AXI4Lite接口輸入的問(wèn)題。我想在Microzed 7020主板上測(cè)試XADC,在通過(guò)AXI4Lite接口將Zynq PL連接到XADC向?qū)В▍⒁?jiàn)第一個(gè)附件)之后
2018-11-01 16:07:36
不同類(lèi)型的DMAHigh performance w/DMA幾種DMA的總結(jié)ZYNQ中不同應(yīng)用的DMA幾個(gè)常用的 AXI 接口 IP 的功能(上面已經(jīng)提到):AXI-DMA:實(shí)現(xiàn)從 PS 內(nèi)存
2022-03-31 11:39:10
/Adam-Taylor-s-MicroZed-Chronicles-Part-108-Creating-our-)中描述的方法進(jìn)行操作。硬件/ ba-p / 665756)但我無(wú)法弄清楚HSI是什么或如何打開(kāi)SDSoC提示。我只需要一個(gè)可以在SDSoC設(shè)計(jì)中使用的ADC。必須有一個(gè)更容易/更好的方法來(lái)做到這一點(diǎn),但我會(huì)接受任何有效的方法!請(qǐng)幫忙。
2020-05-25 08:18:59
如何讀STM32F103系列的時(shí)鐘樹(shù)?怎樣去設(shè)計(jì)STM32F103系列時(shí)鐘樹(shù)的軟件部分?
2021-09-24 09:08:38
想買(mǎi)個(gè)二手STM8S系列開(kāi)發(fā)板,已經(jīng)玩轉(zhuǎn)了的希望轉(zhuǎn)手給我,價(jià)格請(qǐng)加Q1922234601詳談。
2016-08-12 15:23:27
基于K128單片機(jī)的紅外對(duì)管飛思卡爾智能車(chē)(5個(gè)對(duì)管)軟件部分包括:出庫(kù)直行模塊大,小彎道環(huán)島s彎停車(chē)#include "headfile.h"#include "
2022-03-02 07:42:17
如何玩轉(zhuǎn)STM32-F429系列
2021-10-13 06:45:39
如何玩轉(zhuǎn)STM32-F429系列控制器?
2021-11-12 06:06:38
/Adam-Taylor-s-MicroZed-Chronicles-Part-180-All-about-the-Xilinx/ba-p/756988但該芯片自帶板,Zynq 7020屬于Zynq家族。是否可以在電路板上使用它?如果沒(méi)有,支持reVision的官方(Xilinx / AVNet / ...)主板的最低成本是多少?籌碼怎么樣?
2019-10-10 06:25:58
你好,我正在使用SP605和XPS。在EDK中,我可以創(chuàng)建.mcs并使用沖擊將其加載到bpi-flash。但我想知道如何加載軟件部分。我嘗試使用SDK的“flash程序”選項(xiàng),但它不起作用。錯(cuò)誤
2019-07-02 15:22:37
你好最近我一直在研究如何在ZedBoard中使用AXI_DMA核心。我正在使用s2mm通道以分散聚集模式將數(shù)據(jù)傳輸?shù)紻RAM??驁D如下圖所示(基于Mohammadsadegh Sadri Zynq
2019-04-09 11:53:57
如何零死角玩轉(zhuǎn)STM32-F429系列
2021-10-13 08:47:02
如何零死角玩轉(zhuǎn)STM32-F429系列?
2021-10-12 07:43:14
我正在開(kāi)發(fā)基于 STM32H747XIH6 MCU 的電路板。何時(shí)在 CubeIDE 的附加軟件部分添加 TouchGFX 支持?
2022-12-29 08:09:50
基于STM32板用MAX30100測(cè)血氧,軟件部分現(xiàn)在還不知道怎么弄,有大神能幫幫忙嗎,做畢設(shè)用的這個(gè)現(xiàn)在還是沒(méi)搞懂,要瘋了
2017-05-28 09:33:57
嗨,我正在使用Zedboard來(lái)測(cè)試我們的設(shè)計(jì)。例如,我們正在嘗試使用AXI_DMA,帶有AXI接口的FIFO,帶有AXI接口的自定義邏輯來(lái)建立設(shè)計(jì)。我們正在嘗試執(zhí)行簡(jiǎn)單的環(huán)回測(cè)試。當(dāng)我們進(jìn)行此測(cè)試
2019-03-08 13:57:18
請(qǐng)問(wèn)一下各位,我們?cè)O(shè)計(jì)電源時(shí),有電壓采樣過(guò)程,采樣電壓與設(shè)置好的值相比較,再根據(jù)比較值調(diào)節(jié)PWM,控制開(kāi)關(guān)管的通斷,完成對(duì)輸出電壓的調(diào)節(jié),請(qǐng)問(wèn)這部分的軟件該如何編寫(xiě)、實(shí)現(xiàn)呢?我們采用的是S12單片機(jī) ,拜托了
2012-11-09 12:27:54
求前輩指示我在仿真里把485接口換成232接口后 軟件部分需要重新編寫(xiě)嗎該怎么改呢
2020-03-25 05:22:09
嗨,我在Vivado 2016.3模塊設(shè)計(jì)中集成了PCIe DMA BAR0 AXI Lite接口和AXI IIC IP。在DMA IP端,它顯示S_AXI_Lite端口,但在AXI_IIC IP端
2020-05-14 09:09:35
怎樣去設(shè)計(jì)Ultra DMA數(shù)據(jù)傳輸系統(tǒng)的硬件部分?怎樣去設(shè)計(jì)Ultra DMA數(shù)據(jù)傳輸系統(tǒng)的軟件部分?
2021-05-26 06:36:35
Omate工業(yè)以太網(wǎng)交換機(jī)產(chǎn)品軟件部分說(shuō)明
2016-12-23 02:21:120 交換機(jī)產(chǎn)品軟件部分說(shuō)明
2016-12-27 16:55:200 By Adam Taylor 到目前為止的文章中,我們已經(jīng)研究了MicroZed開(kāi)發(fā)板上使用以太網(wǎng)的數(shù)據(jù)傳輸問(wèn)題。我們還沒(méi)有涉及片上外設(shè)通信的問(wèn)題:實(shí)時(shí)時(shí)鐘,非易失內(nèi)存以及獨(dú)特的傳感器。這些通信涉及到I2C或者SPI總線(xiàn)。
2017-01-13 11:07:11748 在Adam Taylor玩轉(zhuǎn)MicroZed系列的前期部分中,我們介紹了IP棧的概念。(見(jiàn)Adam Taylor玩轉(zhuǎn)MicroZed系列第79部分:Zynq SoC以太網(wǎng)第3部分)接下來(lái)就是在我們的設(shè)計(jì)中使用該協(xié)議棧了。SDK開(kāi)發(fā)環(huán)境允許我們創(chuàng)建BSP的時(shí)候包含一個(gè)輕量級(jí)的IP棧(lwIP)。
2017-01-13 11:17:111033 By Adam Taylor 在本系列博客的前兩部分中,我們研究了帶有Zynq SoC PS(處理器系統(tǒng))的以太網(wǎng)MAC(介質(zhì)訪(fǎng)問(wèn)控制層),包括深入探討了一個(gè)MAC使用范例。以太網(wǎng)MAC是一個(gè)基礎(chǔ)的構(gòu)建模塊,它允許我們實(shí)現(xiàn)一個(gè)IP棧,然后因此給我們的工程創(chuàng)建聯(lián)網(wǎng)條件。
2017-01-13 11:24:11669 By Adam Taylor 在約束系列的最后,我們講講關(guān)聯(lián)布局宏(RPM)的約束。RPM允許你在FPGA的布局中將DSP、FF、LUT和RAMS等資源組合在一起。與PBlocks不同,RPM并不
2017-11-10 14:49:02748 By Adam Taylor 在過(guò)去一周中,我接到了很多不同人的來(lái)信,他們正在使用以Zynq為基礎(chǔ)的開(kāi)發(fā)工具。他們非常想知道怎么樣去把MicroZed系列博客教程應(yīng)用到他們所選擇的硬件平臺(tái)上。加上
2017-02-08 02:12:49426 研究了相關(guān)的時(shí)序約束后,在設(shè)計(jì)中我們也不能忽視所能運(yùn)用到的物理約束。一個(gè)工程師最常用的物理約束是I/O管腳的放置和與每個(gè)I/O腳相關(guān)的參數(shù)定義(標(biāo)準(zhǔn)、驅(qū)動(dòng)能力等)。然而,還有其它類(lèi)型的物理約束: ?放置約束——定義元件位置 ?布線(xiàn)約束——定義信號(hào)布線(xiàn) ?I/O腳約束——定義I/O腳位置和I/O腳參數(shù) ?配置約束——定義配置方法 按照慣例,有一些約束獨(dú)立于這些組之外。Vivado套件有三個(gè)約束,并且主要用于網(wǎng)表: ?DONT_TOUCH——用來(lái)防止
2017-02-08 02:20:11206 By Adam Taylor 在先前的博客中我們研究過(guò)I/O約束,下一個(gè)合乎邏輯的步驟就是研究如何在我們的設(shè)計(jì)中用FPGA進(jìn)行放置和布線(xiàn)約束。使用放置約束的原因如下:為了幫助實(shí)現(xiàn)時(shí)序,或者
2017-02-08 02:22:11238 By Adam Taylor 在最近的幾篇博客中,我們研究了基本的時(shí)序約束。那么在設(shè)計(jì)中我們現(xiàn)在應(yīng)該能定義時(shí)鐘了,并且可以創(chuàng)建和聲明它們的關(guān)系,還應(yīng)該能在時(shí)鐘和系統(tǒng)中聲明任何缺陷。作為系統(tǒng)設(shè)計(jì)工
2017-02-08 03:13:11256 By Adam Taylor 在之前的博客中介紹了Vivado的基本時(shí)序約束,時(shí)序約束定義了系統(tǒng)頻率或自己所定義的時(shí)鐘頻率。為建立良好的時(shí)序約束,下一步是需要建立時(shí)鐘路徑之間關(guān)系的定義。這樣
2017-02-08 03:46:35194 。最簡(jiǎn)單的約束例子就是對(duì)操作時(shí)鐘和引腳的約束。另外一種類(lèi)型的約束可以實(shí)現(xiàn)設(shè)計(jì)所用邏輯所在的位置。 實(shí)現(xiàn)AXI DMA核的資源原來(lái)為粉紅色部分 約束可以分為兩部分:那些用于綜合和實(shí)現(xiàn)部分的例如時(shí)序約束和僅在實(shí)現(xiàn)部分有效的例如管腳約
2017-02-08 03:58:43645 上周的博客中我們學(xué)習(xí)了Zynq SoC的AXI DMA,我解釋了怎樣利用AXI DMA控制器將數(shù)據(jù)從PL搬運(yùn)到PS。在本期博客中我們將學(xué)習(xí)怎樣完成硬件的搭建。 首先我們要更深入的了解一下AXI
2017-02-08 08:10:39286 在我最新一期發(fā)表的博客中介紹了如何通過(guò)Zynq PS(處理器系統(tǒng))內(nèi)部的AXI總線(xiàn)接口尋址Zynq SoC的XADC模塊以及如何調(diào)試與分析你的應(yīng)用程序。但是我們?nèi)匀粵](méi)有看到Zynq SoC的一個(gè)非常
2017-02-08 08:14:11153 在本系列上一篇博客中,我們學(xué)習(xí)了解了使用XMD和XSDB來(lái)調(diào)試我們的應(yīng)用和系統(tǒng)。然而為了確保我們的應(yīng)用在性能上是優(yōu)化的,另一個(gè)非常重要的方面就是對(duì)應(yīng)用程序進(jìn)行詳細(xì)分析。 分析不同于調(diào)試,就分析功能
2017-02-08 09:53:00130 在此系列博客的前面幾期中,我們已經(jīng)可以運(yùn)行示例應(yīng)用并獲得用于分析的程序運(yùn)行數(shù)據(jù)。運(yùn)行分析器可以生成一個(gè)gmon.out格式的文件,它包含了分析數(shù)據(jù)。當(dāng)應(yīng)用程序運(yùn)行自然結(jié)束或者通過(guò)SDK來(lái)終止應(yīng)用程序
2017-02-08 09:56:49180 在上一篇的MicroZed系列博客中,我們學(xué)習(xí)了兩種與XADC進(jìn)行通信的方法:Zynq SoC 的AXI或者DevC接口。通過(guò)在每個(gè)驅(qū)動(dòng)程序中輸出XADC的基地址,我演示了這兩種XADC通信方法
2017-02-08 09:58:42221 討論,這個(gè)問(wèn)題解決之后我們將回來(lái)繼續(xù)學(xué)習(xí)PicoBlaze。 前面的博客中提到,有多種方式可以實(shí)現(xiàn)XADC與Zynq之間的交互,除了JTAG接口: 1.我們可以借助DevC接口實(shí)現(xiàn)XADC與PS(處理器系統(tǒng))之間的直接交互,使用這種方式時(shí),Zynq SoC的PL(可編程邏輯)部分不需要進(jìn)行配置。然
2017-02-08 10:04:11242 前面的幾篇博客中,我們通過(guò)介紹怎樣驅(qū)動(dòng)CCD的一些知識(shí)了解了PicoBlaze的一些特點(diǎn),同時(shí)也知道了通過(guò)Zynq PS(處理器系統(tǒng))可是實(shí)現(xiàn)PicoBlaze的動(dòng)態(tài)可重配置,我覺(jué)得在這次博客當(dāng)中,我應(yīng)該向大家介紹一下根據(jù)CCD的數(shù)據(jù)說(shuō)明書(shū)怎樣怎樣創(chuàng)建生成我們第一個(gè)驅(qū)動(dòng)CCD的波形信號(hào)。 盡管在這次設(shè)計(jì)中我們要使用兩個(gè)PicoBlaze處理器,但是在這個(gè)例子當(dāng)中只需要使用其中一個(gè),因?yàn)橹挥兴膫€(gè)圖像時(shí)鐘和四個(gè)寄存器時(shí)鐘,采用一個(gè)PicoBlaze處理器就足以滿(mǎn)足需求了。
2017-02-08 11:11:37134
已全部加載完成
評(píng)論
查看更多