淺析AXI DMA收發(fā)數(shù)據(jù)傳輸過程

AXI DMA收發(fā)數(shù)據(jù)過程和時(shí)序關(guān)系

VIVADO中利用DMA進(jìn)行大數(shù)據(jù)量傳輸能有效減少CPU開銷，進(jìn)而實(shí)現(xiàn)大數(shù)據(jù)量從PL端到PS端的DDR內(nèi)或者外部網(wǎng)口等接口到DDR內(nèi)。然而在CPU控制DMA傳輸過程時(shí)不可能像PL端那樣能實(shí)現(xiàn)精準(zhǔn)的時(shí)序控制，為了實(shí)現(xiàn)整個(gè)DMA數(shù)據(jù)傳輸?shù)挠行нM(jìn)行，需要明白數(shù)據(jù)傳輸?shù)恼麄€(gè)過程。以下面工程為例來對(duì)傳輸過程進(jìn)行描述。

如上圖所示主要是完成PS端數(shù)據(jù)通過DMA到axis_data_fifo中，然后把a(bǔ)xis_data_fifo中數(shù)據(jù)通過DMA傳輸?shù)絇S端，實(shí)現(xiàn)數(shù)據(jù)的回環(huán)傳輸。

首先對(duì)DMA進(jìn)行初始化配置，完成發(fā)送和接收中斷函數(shù)。

一、PS到PL端數(shù)據(jù)的傳輸：

1、數(shù)據(jù)從RAM內(nèi)核到DMAIP核的過程是使用

XAxiDma_SimpleTransfer(&AxiDma,(u32) RxBufferPtr, MAX_PKT_LEN, XAXIDMA_DEVICE_TO_DMA);

這個(gè)函數(shù)來實(shí)現(xiàn)的。這個(gè)函數(shù)是把數(shù)據(jù)從指定內(nèi)存數(shù)據(jù)通過S_AXI_HP總線發(fā)送到AXI SmartConnect這個(gè)總線互聯(lián)IP中，然后這個(gè)IP把數(shù)據(jù)通過S00_AXI這個(gè)接口到M_AXI_MM2S接口，從而實(shí)現(xiàn)了數(shù)據(jù)到DMAIP核的傳輸過程。

2、DMAIP的M_AXI_MM2S接口接收到數(shù)據(jù)完成后通過mm2s_introut接口輸出高電平告訴PS端DMA接收數(shù)據(jù)傳輸完成，PS端開始執(zhí)行發(fā)送中斷程序。

3、DMAIP把接收到的數(shù)據(jù)通過M_AXIS_MM2S接口把數(shù)據(jù)發(fā)送出去。

二、PL到PS端數(shù)據(jù)的傳輸：

1、數(shù)據(jù)通過S_AXIS_S2MM接口把數(shù)據(jù)傳輸?shù)紻MAIP核上。

2、DMAIP的S_AXIS_S2MM接口接收數(shù)據(jù)完成后通過s2mm_introut接口輸出接收完成中斷，等待PS端讀取數(shù)據(jù)。

3、PS端接收到中斷后執(zhí)行中斷函數(shù)。

4、讀出數(shù)據(jù)函數(shù)XAxiDma_SimpleTransfer(&AxiDma,(u32)RxBufferPtr, RX_PKT_LEN, XAXIDMA_DEVICE_TO_DMA);

以上就完成了數(shù)據(jù)從PS和PL之間通過DMA傳輸。

三、需要注意的問題：

1、DMAIP本質(zhì)上還是屬于PL端，并不是DMA控制器這個(gè)外設(shè)。只是對(duì)PS端數(shù)據(jù)進(jìn)行收發(fā)緩存和控制。

2、PS端還是通過DMA控制器外設(shè)來實(shí)現(xiàn)數(shù)據(jù)的傳輸，是串行執(zhí)行。

3、DMAIP的控制是通過S_AXI_LITE總線來實(shí)現(xiàn)的。本質(zhì)上還是通過GP接口來實(shí)現(xiàn)。

編輯：黃飛

?