關(guān)于CSP封裝在FT測(cè)試中對(duì)芯片溫度校準(zhǔn)的一些方法

IC運(yùn)營(yíng)工程技術(shù)科普篇識(shí)

Q1：HTOL算FIT的時(shí)候 老化電壓有很多組 那么計(jì)算電壓加速系數(shù)的時(shí)候，每組電壓都需要算嗎？還是怎么樣的？Answer：以core電壓為準(zhǔn)，1.1V按照1.21V做也是在安全范圍內(nèi)，沒(méi)有加壓。

Q2：Die表面鈍化層的具體作用有哪些？及不同種類芯片的鈍化層工藝是否存在差異？Answer：鈍化層一般是氮化硅，有些用氮氧化硅，有些在氮化硅上面再長(zhǎng)一層PI Polyimide。

Q3：鈍化層氮化硅，和二氧化硅，厚度多少A？Answer： 3000+6000A。具體看工藝，不過(guò)差不多就是這個(gè)數(shù)據(jù)。可以直接問(wèn)foundry 或者去查interconnect model document, 或者查XRC文件，都會(huì)有passivation厚度信息。

Q4：Sensor 和memory 之類的芯片做ATE測(cè)試時(shí)有必要做WLBI（提高溫度和電壓）測(cè)試，來(lái)對(duì)處于早期失效邊緣的芯片進(jìn)行篩選和分類嗎？

Answer： WLBI 是指wafer level BI, NAND 根據(jù)產(chǎn)品等級(jí), 高DPPM等級(jí)的要做BI, 50cycle full array 讀寫, week point stress 等?？梢詗afer level 也可以封裝后做。電壓corner 一樣都會(huì)做的。起碼worst corner 測(cè)試。還是看產(chǎn)品DPPM需求。高DPPM等級(jí)大概為每百萬(wàn)顆芯片的缺陷數(shù)，還是1顆芯片每百萬(wàn)像素的缺陷數(shù)呢？?jī)烧叨伎梢运?，看產(chǎn)品卡什么樣spec，如果一個(gè)像素fail就認(rèn)為這顆料fail，還是允許一些fail bit, 對(duì)于NAND 有redundancy Column，及CRC糾錯(cuò)，一般客戶按芯片DPPM要求。

Q5：關(guān)于CSP封裝在FT測(cè)試中對(duì)芯片溫度校準(zhǔn)的一些方法嗎？目的是需要通過(guò)測(cè)試當(dāng)前芯片溫度從而對(duì)芯片內(nèi)部T-sensor進(jìn)行校準(zhǔn)。

Answer： 可以的，chuck溫度就是設(shè)定溫度。一般TS測(cè)試用盡量低的功耗模式，最好只有TS在工作。 開放環(huán)境芯片TS要求0.5℃精度較難，用腔體結(jié)構(gòu)的有可能。1%的精度還是可以達(dá)到的。 要準(zhǔn)的話你可能要把斜率也要校準(zhǔn)出來(lái)，單點(diǎn)還不行。一般應(yīng)用時(shí)， 計(jì)算出來(lái)的溫度 = 25度 + 斜率 * （readout_code - TS_code@25c)。斜率和ts_code@25c 都是校準(zhǔn)出來(lái)的。如果要求不高，斜率不校準(zhǔn)，用個(gè)常數(shù)。

責(zé)任編輯：xj

原文標(biāo)題：季豐電子IC運(yùn)營(yíng)工程技術(shù)知乎 – W51

文章出處：【微信公眾號(hào)：上海季豐電子】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。