CP測試與FT測試有什么區(qū)別

本文介紹了在集成電路制造與測試過程中，CP（Chip Probing，晶圓探針測試）和FT（Final Test，最終測試）的概念、流程、難點(diǎn)與挑戰(zhàn)。

在集成電路（IC）制造與測試過程中，CP（Chip Probing，晶圓探針測試）和FT（Final Test，最終測試）是兩個(gè)重要的環(huán)節(jié)，它們承擔(dān)了不同的任務(wù)，使用不同的設(shè)備和方法，但都是為了保證產(chǎn)品的質(zhì)量與可靠性。

基礎(chǔ)概念：CP測試和FT測試

要理解CP和FT的區(qū)別，我們可以將整個(gè)芯片制造和測試過程比喻成“篩選和包裝水果”的過程。

CP測試：相當(dāng)于在水果采摘（晶圓制造）之后，在采摘場對(duì)每個(gè)單獨(dú)的水果進(jìn)行檢測。目的是先挑出壞的、不合格的水果（壞的Die），避免這些水果被送入下一步的包裝環(huán)節(jié)。這一步可以減少包裝與運(yùn)輸（封裝）的成本，同時(shí)確保進(jìn)入后續(xù)步驟的水果（Die）都是較為優(yōu)質(zhì)的。

FT測試：類似于對(duì)包裝好的水果盒進(jìn)行檢測。在包裝之后，確保每個(gè)盒子里的水果（芯片）沒有在運(yùn)輸（封裝）過程中變壞，最終保證顧客收到的是合格的商品。這是對(duì)最終產(chǎn)品的質(zhì)量進(jìn)行嚴(yán)格把控的一個(gè)重要環(huán)節(jié)。

CP與FT的具體流程及測試項(xiàng)目

CP測試：晶圓級(jí)測試

CP測試發(fā)生在晶圓制造工藝的最后階段，是在晶圓層面進(jìn)行的測試。在這一步，探針（Probe）接觸到晶圓上每個(gè)裸露的芯片（Die），通過電信號(hào)來測試其功能和基本參數(shù)。

目的：在CP階段，工程師希望通過測試剔除不合格的Die，以減少后續(xù)封裝不必要的成本。CP可以幫助判斷晶圓制造工藝的良率，也能用于檢測工藝中的問題，確保良品進(jìn)入封裝環(huán)節(jié)。

測試項(xiàng)目：CP測試一般包括一些基礎(chǔ)的電氣參數(shù)，比如閾值電壓（Vt）、導(dǎo)通電阻（Rdson）、漏電流（Idss）、擊穿電壓（BVdss）等。這些都是半導(dǎo)體器件的基礎(chǔ)參數(shù)，因?yàn)榇藭r(shí)沒有進(jìn)行封裝，設(shè)備限制了測試電壓和功率，所以一些高功率測試項(xiàng)無法在CP階段進(jìn)行。

比喻：可以將CP測試比作水果的初步篩選。例如，檢測每個(gè)水果的顏色、大小、是否有明顯的外觀損壞。雖然無法檢測水果的內(nèi)部質(zhì)量（類似于高電流或高溫測試），但可以通過表面特征來判斷哪些水果需要被剔除。

FT測試：封裝后的最終測試

FT測試發(fā)生在芯片被封裝成最終產(chǎn)品后。這時(shí)芯片已經(jīng)通過封裝工藝，外殼保護(hù)了芯片的內(nèi)部電路，因此需要使用不同的測試設(shè)備來完成。

目的：FT測試的目標(biāo)是確保封裝后的芯片能在實(shí)際應(yīng)用環(huán)境中正常工作，排除封裝過程帶來的潛在缺陷，同時(shí)確認(rèn)芯片的功能性和可靠性。在一些情況下，F(xiàn)T測試還會(huì)進(jìn)行環(huán)境測試，如高溫、低溫和正常溫度下的性能驗(yàn)證（即三溫測試）。

測試項(xiàng)目：FT測試的項(xiàng)目包括功能測試、電氣特性測試以及一些特殊的耐久性測試。例如，高電流測試、待機(jī)測試、功耗測試等項(xiàng)目都需要在封裝后的FT階段進(jìn)行，因?yàn)榇藭r(shí)的芯片更接近實(shí)際應(yīng)用場景，測試設(shè)備也能承受更大的電流和電壓。

比喻：FT測試相當(dāng)于將包裝好的水果盒在不同的溫度下儲(chǔ)存一段時(shí)間，查看水果是否變質(zhì)，確保每個(gè)盒子里的水果都可以送達(dá)客戶手中并保持新鮮。在這一階段，檢測的重點(diǎn)是整體包裝的質(zhì)量以及在不同條件下的穩(wěn)定性。

CP測試可以省略嗎？

在了解了CP和FT的區(qū)別后，許多人會(huì)問：既然CP測試可以剔除不合格的Die，為什么有些產(chǎn)品選擇省略這一步呢？

成本考慮：在一些工藝較為成熟、良率較高的情況下，晶圓制造中的缺陷率已經(jīng)很低，進(jìn)行CP測試可能會(huì)被認(rèn)為是不必要的開支。因此，有些產(chǎn)品選擇只進(jìn)行FT測試，尤其是當(dāng)封裝和測試的良率較高時(shí)，直接省略CP可以節(jié)省制造成本。

風(fēng)險(xiǎn)與收益：不過省略CP測試也帶來了風(fēng)險(xiǎn)。例如，如果封裝成本較高，封裝壞Die會(huì)大幅度增加成本。因此，大多數(shù)產(chǎn)品在封裝之前仍會(huì)進(jìn)行CP測試，特別是在高成本的產(chǎn)品中，這樣可以確保最大限度地減少損失。

CP與FT的測試難點(diǎn)及挑戰(zhàn)

CP測試的難點(diǎn)

探針卡的制作：在CP測試中，探針卡的設(shè)計(jì)和制作是一個(gè)重要的技術(shù)挑戰(zhàn)。探針卡需要與晶圓上的每個(gè)Die精確對(duì)接，同時(shí)要保證測試的速度和精度。如果探針卡設(shè)計(jì)不當(dāng)，會(huì)導(dǎo)致測試的干擾問題，甚至?xí)p壞晶圓上的Die。

并行測試的干擾：在進(jìn)行CP測試時(shí)，往往會(huì)采用并行測試技術(shù)，即一次測試多個(gè)Die。這種并行測試雖然可以提高測試效率，但容易引起信號(hào)干擾，影響測試結(jié)果的準(zhǔn)確性。

大電流測試的限制：由于探針的電流限制，CP測試無法進(jìn)行大電流測試（例如功率MOSFET的測試）。這部分只能留到FT測試中進(jìn)行。

FT測試的難點(diǎn)

多溫度測試：FT測試中的三溫測試需要在不同溫度下對(duì)芯片進(jìn)行功能性測試，模擬芯片在不同環(huán)境中的工作狀態(tài)。這種測試不僅復(fù)雜，而且對(duì)測試設(shè)備的要求較高，增加了測試的難度和成本。

高功率測試：FT測試需要對(duì)芯片進(jìn)行高功率測試，測試設(shè)備必須能夠承受更高的電流和電壓，并且保證在嚴(yán)格的條件下芯片能夠正常工作。

CP與FT的相互補(bǔ)充關(guān)系

雖然CP和FT是兩個(gè)獨(dú)立的測試階段，但它們之間存在著緊密的聯(lián)系。CP測試是FT的前置步驟，負(fù)責(zé)剔除不良Die，降低后續(xù)封裝和FT的成本；而FT測試則確保了最終成品芯片的質(zhì)量。 互相補(bǔ)充：CP測試幫助減少封裝不良品的概率，而FT測試則確保最終產(chǎn)品符合應(yīng)用需求。一些測試項(xiàng)（如大電流測試）必須在FT階段進(jìn)行，而有些在CP階段測試過的項(xiàng)目則可以在FT中省略，從而提高效率。

特定產(chǎn)品的優(yōu)化：對(duì)于某些產(chǎn)品，例如高良率的邏輯芯片，CP測試被省略，因?yàn)镕T的良率已經(jīng)足夠高；對(duì)于存儲(chǔ)器芯片（memory），CP測試非常重要它可以通過MRA計(jì)算出需要修復(fù)的地址，通過激光修復(fù)工藝提升芯片的良率和可靠性。

總結(jié)

我們可以將CP測試比作初步篩選水果，而FT測試則是對(duì)包裝后的水果盒進(jìn)行檢測。兩者在測試目標(biāo)、測試項(xiàng)目和測試設(shè)備上都有很大的不同。

CP測試的核心任務(wù)是剔除不合格的Die，減少后續(xù)封裝和FT測試的成本，同時(shí)監(jiān)控晶圓制造工藝的良率。而FT測試則主要是對(duì)封裝后的芯片進(jìn)行功能和可靠性測試，確保最終產(chǎn)品能夠在不同環(huán)境下正常工作。

雖然有些公司選擇跳過CP測試以節(jié)省成本，但這并不適用于所有產(chǎn)品。對(duì)于高成本和高可靠性的產(chǎn)品，CP測試仍然是不可或缺的一步。最終，CP和FT測試共同確保了集成電路產(chǎn)品的質(zhì)量和性能，二者缺一不可。