芯片的幾個(gè)重要測(cè)試環(huán)節(jié)-CP、FT、WAT

半導(dǎo)體生產(chǎn)流程由晶圓制造，晶圓測(cè)試，芯片封裝和封裝后測(cè)試組成。而測(cè)試環(huán)節(jié)主要集中在CP（chip probing）、FT（Final Test）和WAT（Wafer Acceptance Test）三個(gè)環(huán)節(jié)。

CP測(cè)試，英文全稱Circuit Probing、Chip Probing，也稱為晶圓測(cè)試，測(cè)試對(duì)象是針對(duì)整片wafer中的每一個(gè)Die，目的是確保整片wafer中的每一個(gè)Die都能基本滿足器件的特征或者設(shè)計(jì)規(guī)格書(shū)，通常包括電壓、電流、時(shí)序和功能的驗(yàn)證，如vt（閾值電壓），Rdson（導(dǎo)通電阻），BVdss（源漏擊穿電壓），Igss（柵源漏電流），Idss（漏源漏電流）等，可以用來(lái)檢測(cè)fab廠制造的工藝水平?？梢愿苯拥闹繵afer的良率。

CP的難點(diǎn)是如何在最短的時(shí)間內(nèi)挑出壞的die，修補(bǔ)die。

常用到的設(shè)備有測(cè)試機(jī)（Tester) 、探針臺(tái)(Prober) 以及測(cè)試機(jī)與探針卡之間的接口(Mechanical lnterface)。一般測(cè)試機(jī)臺(tái)的電壓和功率不會(huì)很高。

FT測(cè)試，英文全稱Final Test，是芯片出廠前的最后一道攔截。測(cè)試對(duì)象是針對(duì)封裝好的chip，CP測(cè)試之后會(huì)進(jìn)行封裝，封裝之后進(jìn)行FT測(cè)試，也叫“終測(cè)”?？梢杂脕?lái)檢測(cè)封裝廠的工藝水平。FT是把壞的chip挑出來(lái)；檢驗(yàn)封裝的良率。測(cè)試完這道工序就直接賣(mài)去做應(yīng)用了。

FT測(cè)試一般分為兩個(gè)步驟:1)自動(dòng)測(cè)試設(shè)備 (ATE) 2) 系統(tǒng)級(jí)別測(cè)試SLT) --2是必須項(xiàng)，1一般小公司可能用不起，ATE試一般只需要幾秒鐘;SLT一般需要幾個(gè)小時(shí)，邏輯比較簡(jiǎn)單。

FT的難點(diǎn)是如何在最短的時(shí)間內(nèi)保證出廠的Unit能夠完成全部的功能。FT需要tester (ATE) + handler + socket。

CP對(duì)整片Wafer的每個(gè)Die來(lái)測(cè)試，而FT則對(duì)封裝好的Chip來(lái)測(cè)試。CP Pass 才會(huì)去封裝。然后FT，確保封裝后也Pass。

WAT是Wafer Acceptance Test，對(duì)專(zhuān)門(mén)的測(cè)試圖形（test key）的測(cè)試，通過(guò)電參數(shù)來(lái)監(jiān)控各步工藝是否正常和穩(wěn)定；WAT（Wafer Acceptance Test）測(cè)試，也叫PCM（Process Control Monitoring），對(duì)Wafer 劃片槽（Scribe Line）測(cè)試鍵（Test Key）的測(cè)試，通過(guò)電性參數(shù)來(lái)監(jiān)控各步工藝是否正常和穩(wěn)定。

WAT測(cè)試有問(wèn)題，超過(guò)SPEC，一般對(duì)應(yīng)Fab各個(gè)Module制程工藝或者機(jī)臺(tái)Shift，例如Litho OVL異常，ETCH CD 偏小，PVD TK偏大等等。WAT有嚴(yán)重問(wèn)題的Wafer會(huì)直接報(bào)廢。

對(duì)于測(cè)試項(xiàng)來(lái)說(shuō)，有些測(cè)試項(xiàng)在CP時(shí)會(huì)進(jìn)行測(cè)試，在FT時(shí)就不用再次進(jìn)行測(cè)試了，節(jié)省了FT測(cè)試時(shí)間；但是有些測(cè)試項(xiàng)必須在FT時(shí)才進(jìn)行測(cè)試（不同的設(shè)計(jì)公司會(huì)有不同的要求）。

一般來(lái)說(shuō)，CP測(cè)試的項(xiàng)目比較多，比較全；FT測(cè)的項(xiàng)目比較少，但都是關(guān)鍵項(xiàng)目，條件嚴(yán)格。但也有很多公司只做FT不做CP（如果FT和封裝yield高的話，CP就失去意義了）。

在測(cè)試方面，CP比較難的是探針卡的制作，并行測(cè)試的干擾問(wèn)題。FT相對(duì)來(lái)說(shuō)簡(jiǎn)單一點(diǎn)。還有一點(diǎn)，memory的CP測(cè)試會(huì)更難，因?yàn)橐鰎edundancy analysis，寫(xiě)程序很麻煩。

CP在整個(gè)制程中算是半成品測(cè)試，目的有2個(gè)，一個(gè)是監(jiān)控前道工藝良率，另一個(gè)是降低后道成本（避免封裝過(guò)多的壞芯片），其能夠測(cè)試的項(xiàng)比FT要少些。

最簡(jiǎn)單的一個(gè)例子，碰到大電流測(cè)試項(xiàng)CP肯定是不測(cè)的（探針容許的電流有限），這項(xiàng)只能在封裝后的FT測(cè)。不過(guò)許多項(xiàng)CP測(cè)試后FT的時(shí)候就可以免掉不測(cè)了（可以提高效率），所以有時(shí)會(huì)覺(jué)得FT的測(cè)試項(xiàng)比CP少很多。

應(yīng)該說(shuō)WAT的測(cè)試項(xiàng)和CP/FT是不同的。

CP不是制造（FAB）測(cè)的！而CP的項(xiàng)目是從屬于FT的（也就是說(shuō)CP測(cè)的只會(huì)比FT少），項(xiàng)目完全一樣的；不同的是卡的SPEC而已；

因?yàn)榉庋b都會(huì)導(dǎo)致參數(shù)漂移，所以CP測(cè)試SPEC收的要比FT更緊以確保最終成品FT良率。還有相當(dāng)多的Design House把wafer做成幾個(gè)系列通用的die，在CP是通過(guò)trimming來(lái)定向確定做成其系列中的某一款，這是解決相似電路節(jié)省光刻版的最佳方案；所以除非你公司的wafer封裝成device是唯一的，且WAT良率在99%左右，才會(huì)盲封的。

CP用prober，probe card。FT是handler，socket CP比較常見(jiàn)的是room temperature=25度，F(xiàn)T可能一般就是75或90度 CP沒(méi)有QA buy-off（質(zhì)量認(rèn)證、驗(yàn)收）。

FT測(cè)試通常是測(cè)試項(xiàng)最多的測(cè)試了，有些客戶還要求3溫測(cè)試，成本也最大。至于測(cè)試項(xiàng)。如果測(cè)試時(shí)間很長(zhǎng)，CP和FT又都可以測(cè)，像trim項(xiàng)，加在probe能顯著降低時(shí)間成本，當(dāng)然也要看客戶要求。?關(guān)于大電流測(cè)試，F(xiàn)T多些，但是我在probe也測(cè)過(guò)十幾安培的功率mosfet，一個(gè)PAD上十多個(gè)needle。

有些PAD會(huì)封裝到device內(nèi)部，在FT是看不到的，所以有些測(cè)試項(xiàng)只能在CP直接測(cè)，像功率管的GATE端漏電流測(cè)試Igss CP測(cè)試主要是挑壞die，修補(bǔ)die，然后保證die在基本的spec內(nèi)，function well。FT測(cè)試主要是package完成后，保證die在嚴(yán)格的spec內(nèi)能夠function。

關(guān)于3溫測(cè)試：這是一種特殊的測(cè)試方法，它要求在三個(gè)不同的溫度下對(duì)產(chǎn)品進(jìn)行測(cè)試，通常是常溫（25℃左右）、高溫（如60℃或70℃）和低溫（如-20℃或-40℃）。這種測(cè)試的目的是為了檢查產(chǎn)品在不同溫度下的性能和可靠性，以確保產(chǎn)品能在不同環(huán)境下正常工作。

審核編輯：劉清