WAT晶圓接受測(cè)試簡(jiǎn)介

WAT是英文 Wafer Acceptance Test 的縮寫，意思是晶圓接受測(cè)試，業(yè)界也稱WAT 為工藝控制監(jiān)測(cè)（Process Control Monitor,PCM）。WAT 是在晶圓產(chǎn)品流片結(jié)束之后和品質(zhì)檢驗(yàn)之前，測(cè)量特定測(cè)試結(jié)構(gòu)的電性參數(shù)。WAT的目的是通過測(cè)試晶圓上特定測(cè)試結(jié)構(gòu)的電性參數(shù)，檢測(cè)每片晶圓產(chǎn)品的工藝情況，評(píng)估半導(dǎo)體制造過程的質(zhì)量和穩(wěn)定性，判斷晶圓產(chǎn)品是否符合該工藝技術(shù)平臺(tái)的電性規(guī)格要求。WAT數(shù)據(jù)可以作為晶圓產(chǎn)品交貨的質(zhì)量憑證，另外 WAT數(shù)據(jù)還可以反映生產(chǎn)線的實(shí)際生產(chǎn)情況，通過收集和分析 WAT 數(shù)據(jù)可以監(jiān)測(cè)生產(chǎn)線的情況，也可以判斷生產(chǎn)線變化的趨勢(shì)，對(duì)可能發(fā)生的情況進(jìn)行預(yù)警。

晶圓上用于收集 WAT數(shù)據(jù)的測(cè)試結(jié)構(gòu)稱 WAT 測(cè)試結(jié)構(gòu)（WAT testkey）。WAT測(cè)試結(jié)構(gòu)并不是設(shè)計(jì)在實(shí)際產(chǎn)品芯片內(nèi)部的，因?yàn)樵O(shè)計(jì)在芯片內(nèi)部要占用額外的芯片面積，而額外的芯片面積會(huì)增加芯片的成本，芯片代工廠僅僅把WAT測(cè)試結(jié)構(gòu)設(shè)計(jì)在晶圓上芯片（die）之間的劃片槽（Seribe Line）。劃片槽的寬度可以從最小的60μm做到150μm，芯片代工廠依據(jù)芯片切割機(jī)器（Die Saw）的精度要求制定劃片槽的寬度設(shè)計(jì)要求，力求做到最小寬度及最小面積。圖5-1所示劃片槽中的WAT測(cè)試結(jié)構(gòu)，圖5-1a 是整塊晶圓產(chǎn)品上的芯片，每一個(gè)小格子代表一顆芯片；圖5-1b是放大后的圖形，可以看到芯片間的劃片槽；圖5-1c是顯微鏡下的芯片劃片槽，白色的方塊區(qū)域是頂層金屬窗口，通常稱為封裝金屬窗口（Bonding PAD），WAT測(cè)試結(jié)構(gòu)在PAD與PAD之間，很多不同的測(cè)試結(jié)構(gòu)組成一組測(cè)試模組，芯片代工廠會(huì)給每組測(cè)試模組定義一個(gè)名稱，每一片晶圓會(huì)包含很多這樣的不同的 WAT測(cè)試模組。

WAT 測(cè)試結(jié)構(gòu)通常包含該工藝技術(shù)平臺(tái)所有的有源器件、無源器件和特定的隔離結(jié)構(gòu)。例如，有源器件包括MOS 晶體管、寄生MOS 晶體管、二極管和雙極型晶體管等，但是在標(biāo)準(zhǔn)的CMOS 工藝技術(shù)中，僅僅把 MOS 晶體管和寄生 MOS 晶體管作為必要的WAT測(cè)試結(jié)構(gòu)，而二極管和雙極型晶體管是非必要的WAT測(cè)試結(jié)構(gòu)。無源器件包括方塊電阻、通孔接觸電阻、金屬導(dǎo)線電阻和電容等。隔離結(jié)構(gòu)包括有源區(qū)（AA）之間的隔離，多晶硅之間的隔離和金屬之間的隔離。WAT 參數(shù)是指有源器件、無源器件和隔離結(jié)構(gòu)的電學(xué)特性參數(shù)。

WAT測(cè)試是非常重要的，因?yàn)檫@是晶圓產(chǎn)品出貨前第一次經(jīng)過一套完整的電學(xué)特性測(cè)試流程，通過 WAT數(shù)據(jù)來檢驗(yàn)晶圓產(chǎn)品是否符合該工藝技術(shù)平臺(tái)的電性規(guī)格要求，以及工藝制造過程是否存在異常。

WAT數(shù)據(jù)有很多方面的用途，把它歸納為以下七大類：

第一，WAT 數(shù)據(jù)可以作為晶圓產(chǎn)品出貨的判斷依據(jù)，對(duì)晶圓產(chǎn)品進(jìn)行質(zhì)量檢驗(yàn)。所有的WAT數(shù)據(jù)必須符合電性規(guī)格要求，否則不允許出貨給客戶。

第二，對(duì)WAT數(shù)據(jù)進(jìn)行數(shù)理統(tǒng)計(jì)分析。通過收集 WAT數(shù)據(jù)，獲取工藝技術(shù)平臺(tái)生產(chǎn)線的工藝信息，檢測(cè)各個(gè) WAT參數(shù)的波動(dòng)問題，評(píng)估工藝的變化的趨勢(shì)（如最近一段時(shí)間某一技術(shù)平臺(tái) MOS 晶體管 Vt的數(shù)值按生產(chǎn)時(shí)間排列是否有逐漸變大或者變小趨勢(shì)），從而可以對(duì)工藝生產(chǎn)線進(jìn)行預(yù)警，還可以通過分析特定的 WAT參數(shù)的數(shù)據(jù)得知相關(guān)工藝步驟的工藝穩(wěn)定性。

第三，通過特定的 WAT 測(cè)試結(jié)構(gòu)監(jiān)測(cè)客戶特別要求的器件結(jié)構(gòu)，檢測(cè)它們是否符合電性規(guī)格要求。

第四，通過 WAT 數(shù)據(jù)對(duì)客戶反饋回來的異常晶圓產(chǎn)品進(jìn)行分析。對(duì) WAT數(shù)據(jù)與良率（CP）做相關(guān)性，可以得到每個(gè) WAT參數(shù)與CP 的相關(guān)性，再檢查相關(guān)性最強(qiáng)的WAT參數(shù)的相關(guān)工藝情況，這樣可以快速找出有問題的相關(guān)工藝步驟。

第五，代工廠內(nèi)部隨機(jī)審查晶圓的可靠性測(cè)試（金屬互連線電遷移和柵氧化層的壽命等）。

第六，為器件工藝建模提供數(shù)據(jù)，通過測(cè)試不同尺寸器件的 WAT 參數(shù)數(shù)據(jù)，進(jìn)行器件建模。

第七，測(cè)試和分析特定的WAT測(cè)試結(jié)構(gòu)，改善工藝，或者開發(fā)下一代工藝技術(shù)平臺(tái)。