芯片極限能力、封裝成品及系統(tǒng)級(jí)測(cè)試

本文介紹了芯片極限能力、封裝成品及系統(tǒng)級(jí)測(cè)試。

本文將介紹芯片極限能力、封裝成品及系統(tǒng)級(jí)測(cè)試，分述如下：

極限能力測(cè)試

封裝成品測(cè)試（Final Test, FT）

系統(tǒng)級(jí)測(cè)試（SLT）

1、極限能力測(cè)試

極限能力測(cè)試包括以下兩個(gè)方面：

浪涌電流測(cè)試

大容量的電氣設(shè)備接通或斷開瞬間，由于電網(wǎng)中存在電感，將在電網(wǎng)中產(chǎn)生浪涌電壓，從而產(chǎn)生浪涌電流。

浪涌電流測(cè)試的目的是評(píng)估電氣設(shè)備在遭受浪涌電流沖擊時(shí)的耐受能力。測(cè)試過程中，通常會(huì)使用專門的測(cè)試儀器，如浪涌發(fā)生器，來模擬真實(shí)的浪涌現(xiàn)象。測(cè)試步驟包括確定試驗(yàn)條件、安裝與連接待測(cè)設(shè)備、設(shè)定試驗(yàn)參數(shù)、執(zhí)行試驗(yàn)、結(jié)果分析和改進(jìn)措施等。

在測(cè)試過程中，需要關(guān)注浪涌電流的波形、峰值和持續(xù)時(shí)間等參數(shù)。這些參數(shù)對(duì)電氣設(shè)備的性能和安全運(yùn)行具有重要影響。如果浪涌電流過大，可能會(huì)導(dǎo)致設(shè)備損壞或故障，甚至可能引發(fā)火災(zāi)等安全事故。

為了避免浪涌電流對(duì)電氣設(shè)備的影響，電源通常會(huì)限制整流橋、熔斷器、AC開關(guān)、EMI濾波器所能承受的浪涌水平。同時(shí)，在設(shè)備設(shè)計(jì)和制造過程中，也需要采取相應(yīng)的措施來提高設(shè)備的抗浪涌能力。

雪崩能量測(cè)試

雪崩能量測(cè)試是針對(duì)功率場效應(yīng)晶體管（如MOSFET）的一種極限能力測(cè)試。

雪崩能量測(cè)試的目的是評(píng)估器件在雪崩擊穿狀態(tài)下能夠承受的最大能量。測(cè)試過程中，通常會(huì)使用專門的測(cè)試電路和設(shè)備來模擬雪崩擊穿現(xiàn)象，并測(cè)量器件在擊穿過程中消耗的能量。

雪崩能量測(cè)試包括可逆測(cè)試和不可逆測(cè)試兩種類型?？赡鏈y(cè)試是指在測(cè)試過程中，器件在經(jīng)歷雪崩擊穿后能夠恢復(fù)正常工作狀態(tài)的測(cè)試。不可逆測(cè)試則是指器件在經(jīng)歷雪崩擊穿后無法恢復(fù)正常工作狀態(tài)的測(cè)試。不可逆測(cè)試不僅可以判定器件是否能承載電路的關(guān)斷回饋能量，還可以進(jìn)行器件最大雪崩能量的測(cè)試。

在測(cè)試過程中，需要關(guān)注雪崩能量的值、器件的擊穿電壓和電流等參數(shù)。這些參數(shù)對(duì)器件的性能和可靠性具有重要影響。如果雪崩能量過大，可能會(huì)導(dǎo)致器件損壞或失效。

為了提高器件的雪崩能量承受能力，可以在器件設(shè)計(jì)和制造過程中采取相應(yīng)的措施，如優(yōu)化器件結(jié)構(gòu)、提高材料質(zhì)量、改進(jìn)封裝工藝等。同時(shí)，在器件使用過程中，也需要注意避免過高的漏源電壓和電流等條件，以防止器件發(fā)生雪崩擊穿現(xiàn)象。

綜上所述，極限能力測(cè)試是評(píng)估電氣設(shè)備或器件在極限條件下性能和安全性的重要手段。通過浪涌電流測(cè)試和雪崩能量測(cè)試等測(cè)試方法，可以全面了解設(shè)備或器件在極端條件下的表現(xiàn)，并為設(shè)備或器件的設(shè)計(jì)、制造和使用提供重要的參考依據(jù)。

2、封裝成品測(cè)試（Final Test, FT）

封裝成品測(cè)試（Final Test, FT）是半導(dǎo)體生產(chǎn)流程中的一個(gè)關(guān)鍵環(huán)節(jié)，它針對(duì)封裝好的芯片進(jìn)行設(shè)備應(yīng)用方面的全面檢測(cè)。

以下是FT測(cè)試流程的詳細(xì)分述：

上線備料

目的：將待測(cè)的芯片整理并放置在標(biāo)準(zhǔn)容器中，以便在測(cè)試機(jī)臺(tái)上進(jìn)行自動(dòng)化測(cè)試。

操作：確保待測(cè)品在分類機(jī)內(nèi)能夠被準(zhǔn)確定位，便于自動(dòng)化機(jī)械結(jié)構(gòu)自動(dòng)上下料。

測(cè)試機(jī)臺(tái)測(cè)試

功能：測(cè)試機(jī)臺(tái)通過PE Card發(fā)出待測(cè)品所需的電信號(hào)，并接收待測(cè)品反應(yīng)的電信號(hào)，最終判斷產(chǎn)品的電性測(cè)試結(jié)果。

流程：待測(cè)品經(jīng)過入庫檢驗(yàn)及上線備料后，進(jìn)入測(cè)試機(jī)臺(tái)進(jìn)行測(cè)試。

預(yù)燒爐（針對(duì)高單價(jià)芯片）

目的：為待測(cè)品提供一個(gè)高溫、高電壓、大電流的環(huán)境，使生命周期較短的芯片在加熱過程中提早暴露問題，降低客戶使用時(shí)的失敗率。

應(yīng)用：主要測(cè)試存儲(chǔ)器類產(chǎn)品。

電性抽測(cè)

目的：驗(yàn)證測(cè)試機(jī)臺(tái)測(cè)試的準(zhǔn)確性，通過抽取一定數(shù)量的待測(cè)品重回測(cè)試機(jī)臺(tái)進(jìn)行測(cè)試，比較測(cè)試結(jié)果的一致性。

處理：若測(cè)試結(jié)果不一致，需檢查測(cè)試機(jī)臺(tái)、測(cè)試程序、測(cè)試配件及測(cè)試過程是否存在問題。

鐳射打印

操作：利用鐳射打印機(jī)，根據(jù)客戶的正印規(guī)格，在芯片上打印指定的標(biāo)識(shí)。

設(shè)備：如圖4-22所示，為鐳射打印機(jī)的實(shí)物圖。

人工檢腳或機(jī)器檢腳

目的：檢驗(yàn)待測(cè)品的正印和接腳的對(duì)稱性、平整性及共面度等。

方式：有時(shí)利用鐳射掃描進(jìn)行，有時(shí)則采用人工檢驗(yàn)。

檢腳抽檢與彎角修整

抽檢：對(duì)彎角品進(jìn)行抽檢，確保產(chǎn)品質(zhì)量。

修整：對(duì)彎角品進(jìn)行修復(fù)作業(yè)，確保接腳符合規(guī)格。

加溫烘烤

目的：在所有測(cè)試及檢驗(yàn)流程之后，通過烘烤爐烘干待測(cè)品上的水汽，防止水汽腐蝕影響產(chǎn)品品質(zhì)。

操作：將待測(cè)品置于烘烤爐中進(jìn)行烘烤。

包裝

操作：根據(jù)客戶的指示，將待測(cè)品從標(biāo)準(zhǔn)容器內(nèi)分類包裝到客戶指定的包裝容器內(nèi)，并粘貼必要的商標(biāo)。

要求：確保包裝符合客戶的規(guī)格和要求。

綜上所述，封裝成品測(cè)試（FT）是一個(gè)復(fù)雜而細(xì)致的過程，它涵蓋了從上線備料到包裝的多個(gè)環(huán)節(jié)，旨在確保封裝好的芯片在設(shè)備應(yīng)用中表現(xiàn)出色，滿足客戶的品質(zhì)要求。

3、系統(tǒng)級(jí)測(cè)試（SLT）

系統(tǒng)級(jí)測(cè)試（SLT）是半導(dǎo)體及電子設(shè)備制造領(lǐng)域中的一項(xiàng)關(guān)鍵測(cè)試技術(shù)，它旨在彌補(bǔ)ATE（自動(dòng)測(cè)試設(shè)備）測(cè)試在復(fù)雜度和故障覆蓋率方面的不足。

以下是SLT測(cè)試流程及相關(guān)內(nèi)容的分述：

系統(tǒng)級(jí)測(cè)試（SLT）的重要性

技術(shù)進(jìn)步的挑戰(zhàn)：隨著工藝節(jié)點(diǎn)的不斷縮小和AI等設(shè)備中晶體管數(shù)量的激增，ATE測(cè)試的故障覆蓋率難以滿足100%的需求。SLT能夠發(fā)現(xiàn)并修復(fù)ATE測(cè)試中遺漏的故障，提高產(chǎn)品質(zhì)量。

復(fù)雜性的增加：SoC（系統(tǒng)級(jí)芯片）、SIP（系統(tǒng)級(jí)封裝）和軟件的復(fù)雜性增加，導(dǎo)致異步接口數(shù)量增多，軟硬件交互更加頻繁。SLT在復(fù)雜接口的測(cè)試方面更具優(yōu)勢(shì)，能夠經(jīng)濟(jì)有效地實(shí)現(xiàn)高故障覆蓋率。

產(chǎn)品上市時(shí)間的壓力：產(chǎn)品上市時(shí)間縮短，制造工藝缺陷較多，制造商需要在工藝缺陷率較高時(shí)加速出貨。SLT能夠在設(shè)備開發(fā)早期提高測(cè)試故障覆蓋率，減少后續(xù)返工修復(fù)，縮短上市所需時(shí)間。

工藝和封裝技術(shù)的進(jìn)步：前沿工藝和封裝技術(shù)的采用增加了潛在故障和新故障模式的概率。SLT能夠檢測(cè)到這些潛在故障，降低設(shè)備的整體成本。

SoC芯片的SLT測(cè)試主要項(xiàng)目

對(duì)于SoC芯片，SLT的測(cè)試主要項(xiàng)目包括但不限于功能測(cè)試、性能測(cè)試、功耗測(cè)試、穩(wěn)定性測(cè)試、兼容性測(cè)試等。這些測(cè)試項(xiàng)目旨在全面評(píng)估SoC芯片的性能和可靠性。

SLT的通用流程

分析測(cè)試結(jié)果：一旦出現(xiàn)故障，測(cè)試工程師需要依靠自身經(jīng)驗(yàn)來判斷故障的原因，可能是SoC芯片設(shè)計(jì)問題、SoC系統(tǒng)板設(shè)計(jì)問題或測(cè)試軟件問題。根據(jù)故障原因，采取相應(yīng)的修復(fù)措施。

綜上所述，系統(tǒng)級(jí)測(cè)試（SLT）在半導(dǎo)體及電子設(shè)備制造領(lǐng)域中具有重要意義。通過SLT測(cè)試，可以全面評(píng)估SoC芯片的性能和可靠性，提高產(chǎn)品質(zhì)量和競爭力。