基于Arria 10 SoC的控制模塊設(shè)計(jì)

HEITEC 是一家獨(dú)立的電子設(shè)計(jì)服務(wù)提供商，其設(shè)計(jì)團(tuán)隊(duì)受客戶(hù)委托開(kāi)發(fā)了一款高性能控制器模塊，用于管理控制診斷醫(yī)學(xué)成像和安全關(guān)鍵過(guò)程的應(yīng)用程序的實(shí)際設(shè)備，并處理所有外圍設(shè)備和 GUI PC 的必要接口。挑戰(zhàn)在于在壓縮空間中高效地實(shí)現(xiàn)大量功能。對(duì)于該設(shè)計(jì)，選擇了英特爾 （Altera） Arria 10 SoC（片上系統(tǒng)）構(gòu)建塊，它將雙核 ARM Cortex-A9 處理器與可編程 FPGA 邏輯相結(jié)合。

本文概述了該項(xiàng)目以及在設(shè)計(jì)過(guò)程中獲得的經(jīng)驗(yàn)。比較了來(lái)自不同供應(yīng)商的可用 SoC 的替代選項(xiàng)，并解釋了選擇的關(guān)鍵因素。這個(gè)過(guò)程導(dǎo)致了當(dāng)前的解決方案，其中包括硬件和軟件方面。

最后表明，這種設(shè)計(jì)不僅可以用于實(shí)際項(xiàng)目的個(gè)性化需求，還可以轉(zhuǎn)移到工業(yè)控制、通信或測(cè)試和測(cè)量領(lǐng)域的各種其他復(fù)雜的高性能應(yīng)用中。

除了嵌入式 CPU，該應(yīng)用程序還包括一個(gè) FPGA。在 FPGA 設(shè)計(jì)過(guò)程的開(kāi)始階段，必須決定為什么要使用片上系統(tǒng)，盡管預(yù)期會(huì)有更高的投資。技術(shù)優(yōu)勢(shì)必須占上風(fēng)，才能證明最初較高的價(jià)格是合理的。帶有 FPGA 的 SoC 構(gòu)建塊將處理器內(nèi)核和 FPGA 架構(gòu)集成在一個(gè)設(shè)備中。一段時(shí)間以來(lái)，技術(shù)進(jìn)步允許將這兩種功能集成到一個(gè)芯片中，為前瞻性設(shè)計(jì)提供有吸引力的解決方案。在選定的單芯片解決方案中，CPU 和 FPGA 可以通過(guò)具有 DMA（直接內(nèi)存訪問(wèn)）的相同接口訪問(wèn)存儲(chǔ)。這帶來(lái)了多種優(yōu)勢(shì)，例如更大的設(shè)計(jì)靈活性、更少組件的更高集成度、

直接存儲(chǔ)訪問(wèn)可加快數(shù)據(jù)傳輸速度，同時(shí)減輕處理器負(fù)擔(dān)。FPGA 設(shè)計(jì)支持硬件控制訪問(wèn)，即使沒(méi)有本地總線。SoC 還提供大量擴(kuò)展功能，以便集成針對(duì)相應(yīng)任務(wù)量身定制的所需功能。將特定軟件算法集成到帶有濾波器算法的硬件中以及進(jìn)行特定計(jì)算的可能性是該決定的其他原因。標(biāo)準(zhǔn)軟件也可以很好地與所選 SoC 的 ARM 處理器部分一起使用。通過(guò)緊湊的設(shè)計(jì)和避免額外的組件，更好的熱控制是可行的，因?yàn)橹恍枰鋮s一個(gè)組件。因此，SoC 最好地解決了性能和能源效率之間的沖突。結(jié)果，

下一個(gè)決策步驟是從市場(chǎng)上所有可用的解決方案中選擇 SoC。在審查了所需的屬性之后，賽靈思和英特爾的特定應(yīng)用 SoC 進(jìn)行了討論。這兩家主要的 FPGA 供應(yīng)商在產(chǎn)品組合中擁有采用類(lèi)似方法的 SoC FPGA 系列——標(biāo)準(zhǔn) ARM Cortex-A9 處理器雙核作為硬宏。這兩種解決方案都依賴(lài)于一個(gè)專(zhuān)用的“硬化”處理器子系統(tǒng)，該子系統(tǒng)配備一個(gè)配備齊全的 ARM Cortex-A9 處理器，包括一個(gè)完整的存儲(chǔ)層次結(jié)構(gòu)和相關(guān)的外圍構(gòu)建塊，可以像普通 ARM 處理器一樣啟動(dòng)和工作。到目前為止，這兩個(gè)概念非常相似，但 Xilinx Zynq 不支持處理器緩存和片上處理器 RAM 中的 ECC（糾錯(cuò)碼）。

然而，鑒于應(yīng)用程序的系統(tǒng)要求，完全支持的 ECC 功能最終是 HEITEC 開(kāi)發(fā)團(tuán)隊(duì)決定部署基于 20nm 處理器技術(shù)的 Intel Arria 10 SoC 的關(guān)鍵。它由硬核處理器系統(tǒng)（簡(jiǎn)稱(chēng) HPS）和一個(gè)單獨(dú)的 FPGA 部分組成，它們連接到一個(gè)橋接器以實(shí)現(xiàn)高數(shù)據(jù)吞吐量，與通常的 PCI 延遲相比，訪問(wèn)速度明顯更快。以這種方式組合的硬件和軟件處理是可能的。常見(jiàn)的 HPS/FPGA 橋配備了 DDR 接口的智能調(diào)度程序。

除了雙核 ARM 處理器之外，Arria 10 SoC 的重要特性還包括處理器頻率為 1.5 GHz 的 7500 MIPS 架構(gòu)、用于數(shù)據(jù)處理和命令輸入的 32 KB 一級(jí)緩存、帶 ECC 的 512 KB 二級(jí)緩存、 - 芯片處理器 256KB RAM，帶 ECC，HPS 外部 DDR3 存儲(chǔ)接口，533 MHz，32 位數(shù)據(jù) + 8 位 ECC。廣泛的處理器外設(shè)包括一個(gè) Quad SPI 閃存控制器、用于更高數(shù)據(jù)吞吐量的 NAND 閃存控制器、三個(gè) 10M/100M/1G 以太網(wǎng)控制器、兩個(gè) USB 2.0-On-The-Go 控制器、1 個(gè) SD/MMC/SDIO 控制器、UART 16550、五個(gè) I2C 控制器，兩個(gè) SPI 主控制器和從控制器，以及四個(gè) 32 位看門(mén)狗定時(shí)器。此外，270K邏輯元件，在所選型號(hào)中實(shí)現(xiàn)了多達(dá)三個(gè)帶 ECC 以及糾錯(cuò) （ECC） 和存儲(chǔ)保護(hù)的硬化內(nèi)存控制器。可以自由選擇安全啟動(dòng)順序：處理器優(yōu)先或 FPGA 優(yōu)先或同時(shí)兩者。封裝是一個(gè) 780 引腳 FineLine 球柵陣列 （FBGA），球間距為 1.0 mm。

框圖 Arria 10 SoC

因此，英特爾 Arria 10 SoC 為嵌入式外設(shè)、硬核浮點(diǎn) DSP 模塊、嵌入式高速收發(fā)器、硬核存儲(chǔ)器控制器和協(xié)議 （IP） 控制器提供了具有廣泛功能范圍的處理器。所有必需的接口都已經(jīng)在構(gòu)建塊上，ergo，總而言之，這是一個(gè)為設(shè)計(jì)生產(chǎn)力而設(shè)計(jì)的理想高度集成包。憑借其設(shè)置，它是中型應(yīng)用程序和目標(biāo)應(yīng)用程序要求的最佳組合。

審核編輯：郭婷