英特爾Arria 10 FPGA的應(yīng)用之路

英特爾 FPGA 提供了廣泛的可配置嵌入式 SRAM、高速收發(fā)器、高速 I/O、邏輯模塊和路由。嵌入式知識產(chǎn)權(quán) (IP) 與出色的軟件工具相結(jié)合，減少了 FPGA 開發(fā)時間、功耗和成本。在之前的推送中，小編為大家分別總結(jié)了英特爾 Cyclone FPGA和英特爾 Stratix 10 FPGA的應(yīng)用之路，今天就輪到咱們的英特爾 Arria 10 FPGA了~

英特爾 Arria 器件家族可提供中端市場中的最佳性能和能效。英特爾 Arria 10 FPGA 和 SoC 的高性能邏輯結(jié)構(gòu)，結(jié)合了適用于芯片至芯片和芯片至模塊接口、性能高達 25.78 Gbps 的收發(fā)器，以及高達 17.4 Gbps 的背板支持，支持您集成更多功能并最大限度地提高系統(tǒng)帶寬，同時這些集成特性可滿足諸多行業(yè)的各種應(yīng)用需求，包括通信、廣播、高性能計算、測試和醫(yī)療等。

英特爾 Arria 10 FPGA 和 SoC的優(yōu)勢

與前代 FPGA 和 SoC 相比功耗降低高達 40%

可編程電源技術(shù) — 在性能較低的電路中降低設(shè)備功耗，同時在需要時提供最高的性能。

智能電壓 ID — 在不影響性能的情況下，以盡可能低的電壓運行設(shè)備。

VCC 電源管理器 — 以多個電壓級別運行設(shè)備，以提高性能或降低功耗。

低靜態(tài)功耗等級 — 選擇最大靜態(tài)功耗較低的設(shè)備。

業(yè)界唯一基于 20 nm ARM 的 SoC

多種 SoC 選擇，采用雙核 ARM* Cortex*-A9 MPCore* 硬核處理器系統(tǒng) (HPS)。

將現(xiàn)有的 28 納米 Arria V SoC 設(shè)計移植到英特爾 Arria 10 SoC 設(shè)計，無需修改處理器代碼。

通過集成節(jié)省了電路板空間

與含有超過 100 萬個邏輯元件 (LE) 的上一代中端產(chǎn)品相比，密度提高 2 倍。

硬核知識產(chǎn)權(quán) (IP) 內(nèi)核：DDR4 內(nèi)存控制器和 PCI Express* (PCIe*) 3.0 規(guī)范 (Gen3)。

英特爾 Enpirion PowerSoC 為客戶提供占用空間小、高性能的電源解決方案，它具有系統(tǒng)功耗更低、可靠性和效率更高、上市時間更短等特點，能夠完全滿足英特爾 Arria 10 FPGA 和 SoC 的電源要求。

采用英特爾 Quartus Prime 軟件提高您的生產(chǎn)力，縮短產(chǎn)品面市時間

快速的編譯時間和先進的設(shè)計環(huán)境。

IP 內(nèi)核，包括 100 G 以太網(wǎng)、100 G Interlaken、混合內(nèi)存立方體和 PCIe Gen3，與前幾代產(chǎn)品相比性能提高 2 倍，延遲更低。

使用面向 OpenCL 的英特爾 FPGA SDK 進行基于 C 語言的設(shè)計輸入，提供一個易于在 SoC FPGA 上實現(xiàn)的設(shè)計環(huán)境。

含 Platform Designer（前身為 Qsys）的系統(tǒng)級設(shè)計環(huán)境。

面向英特爾 FPGA 的 DSP Builder — MATLAB*/Simulink* 環(huán)境中，基于模型的 DSP 環(huán)境。

英特爾 Arria 10 FPGA應(yīng)用盤點

“火星歷險記”熱映中，英特爾FPGA助力打造“毅力號”探測器清晰4K視界

“Mars 2020”毅力號任務(wù)小組是美國宇航局噴氣推進實驗室首個使用全新高分辨率多任務(wù) AV 協(xié)作系統(tǒng)的團隊，該系統(tǒng)由 Amplified Design LLC 開發(fā)，趕在 2020 年 7 月“Mars 2020”毅力號探測器發(fā)射前順利完成。

大幅提升流量“安檢”效率，是什么讓數(shù)據(jù)包無所遁形？

結(jié)合運營商網(wǎng)絡(luò)運營知識，NTT-AT 開發(fā)了一種流量監(jiān)控工具，即@FlowInspector 虛擬網(wǎng)絡(luò)流量監(jiān)控系統(tǒng)，該系統(tǒng)在商用 Linux 服務(wù)器上使用采用英特爾 Arria 10 GX FPGA 的英特爾 PAC。該產(chǎn)品不限于通用的 5 字段流量識別，它也可以用于借助運營商和數(shù)據(jù)中心使用的 VXLAN 網(wǎng)絡(luò)虛擬化技術(shù)，在虛擬化網(wǎng)絡(luò)中識別 17 字段流量。

英特爾攜手 ADI 共同創(chuàng)建 5G 無線電平臺

符合 O-RAN 標(biāo)準(zhǔn)的全新平臺將組合 ADI 的高級 RF 收發(fā)器技術(shù)與高級數(shù)字化前端 (DFE) 功能和英特爾 Arria 10 FPGA，以創(chuàng)建一套全新的設(shè)計工具，化解 5G 網(wǎng)絡(luò)設(shè)計和擴展挑戰(zhàn)。簡言之，新平臺將幫助 5G 開發(fā)人員快速且經(jīng)濟地解決設(shè)計挑戰(zhàn)。

社交網(wǎng)絡(luò)存儲“鴨梨”山大？來康康社交巨頭的“減壓”妙招

存儲優(yōu)化和高效處理圖像轉(zhuǎn)碼算法仍然是 VK 面臨的不斷加劇的嚴峻挑戰(zhàn)。為了進一步優(yōu)化存儲并提高能效，VK 正在部署采用英特爾 Arria 10 GX FPGA 的英特爾 可編程加速卡（英特爾 PAC），并運行 CTAccel （聯(lián)捷科技）圖像處理器工作負載。低功耗、單插槽、半高 PCIe 英特爾 PAC 可幫助在 VK 的各個服務(wù)器中輕松部署多個 FPGA。

快速把握金融市場規(guī)律，來試試這個定量金融建模測試臺吧

未能密切跟蹤市場會導(dǎo)致高昂的交易損失。硬件加速器加快了算法的執(zhí)行速度，并為金融應(yīng)用提供了顯著的加速?；厮轀y試是一種金融工作負載，可利用可靠的歷史數(shù)據(jù)測試模擬的交易系列?；厮轀y試需要使用海量數(shù)據(jù)，因而是一項計算密集型任務(wù)。

原文標(biāo)題：為海量應(yīng)用領(lǐng)域提供優(yōu)異性能和能效，英特爾? Arria? FPGA 輕松加速產(chǎn)品面市

文章出處：【微信公眾號：英特爾FPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責(zé)任編輯：haq