0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

在 Arria 10 中實現(xiàn) I/O 鎖相環(huán)動態(tài)相移的方法

英特爾 Altera視頻 ? 2018-06-20 04:56 ? 次閱讀
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 鎖相環(huán)

    關注

    35

    文章

    586

    瀏覽量

    87795
  • Altera
    +關注

    關注

    37

    文章

    783

    瀏覽量

    153962
收藏 人收藏

    評論

    相關推薦

    什么是鎖相環(huán) 鎖相環(huán)的組成 鎖相環(huán)選型原則有哪些呢?

    大家都知道鎖相環(huán)很重要,它是基石,鎖相環(huán)決定了收發(fā)系統(tǒng)的基礎指標,那么如此重要的鎖相環(huán)選型原則有哪些呢?
    的頭像 發(fā)表于 08-01 09:37 ?5535次閱讀
    什么是<b class='flag-5'>鎖相環(huán)</b> <b class='flag-5'>鎖相環(huán)</b>的組成 <b class='flag-5'>鎖相環(huán)</b>選型原則有哪些呢?

    鎖相環(huán)電力系統(tǒng)的應用

    鎖相環(huán),而他們都是屬于軟件鎖環(huán)的范疇。電力仿真軟件,一般都有PLL模塊,只需要將該模塊應用一下即可實現(xiàn)
    發(fā)表于 01-04 22:57

    智能全數(shù)字鎖相環(huán)的設計

    智能全數(shù)字鎖相環(huán)的設計:FPGA片內(nèi)實現(xiàn)全數(shù)字鎖相環(huán)用途極廣。本文集成數(shù)字鎖相環(huán)74297的
    發(fā)表于 06-25 23:32 ?72次下載

    鎖相環(huán)動態(tài)頻相跟蹤特性分析

    分析鎖相環(huán)工作原理的基礎上,利用傳遞函數(shù)法建立了鎖相環(huán)跟蹤誤差的二階等效模型,并對鎖相環(huán)動態(tài)頻相跟蹤特性進行了理論分析.利用MATLAB
    發(fā)表于 03-01 18:14 ?32次下載

    鎖相環(huán)技術頻率跟蹤的應用研究

    本文介紹鎖相環(huán)及其頻率跟蹤的基本原理,給出二階鎖相環(huán)和四階鎖相環(huán)的設計依據(jù)。在此基礎上,對四階鎖相環(huán)實現(xiàn)頻率跟蹤的轉(zhuǎn)換時間進行了仿真,就如何
    發(fā)表于 07-29 16:28 ?43次下載

    智能全數(shù)字鎖相環(huán)的設計

    摘要: FPGA片內(nèi)實現(xiàn)全數(shù)字鎖相環(huán)用途極廣。本文集成數(shù)字鎖相環(huán)74297的基礎上進行改進,設計了
    發(fā)表于 06-20 12:39 ?1591次閱讀
    智能全數(shù)字<b class='flag-5'>鎖相環(huán)</b>的設計

    使用PLD內(nèi)部鎖相環(huán)解決系統(tǒng)設計難題

    摘要: 從整個應用系統(tǒng)的角度,理解和分析PLD內(nèi)部鎖相環(huán);在此基礎上,深入剖析鎖相環(huán)相移結構,同時用這個技術解決系統(tǒng)設計難題。 關鍵
    發(fā)表于 06-20 12:40 ?791次閱讀
    使用PLD內(nèi)部<b class='flag-5'>鎖相環(huán)</b>解決系統(tǒng)設計難題

    鎖相環(huán)

    鎖相環(huán)英文為PLL,即PLL鎖相環(huán)??梢苑譃槟M鎖相環(huán)和數(shù)字鎖相環(huán)。兩種分類的鎖相環(huán)原理有較大區(qū)別,通過不同的
    發(fā)表于 10-26 12:40
    <b class='flag-5'>鎖相環(huán)</b>

    詳解FPGA數(shù)字鎖相環(huán)平臺

    一、設計目標 基于鎖相環(huán)的理論,以載波恢復環(huán)為依托搭建數(shù)字鎖相環(huán)平臺,并在FPGA實現(xiàn)鎖相環(huán)
    發(fā)表于 10-16 11:36 ?18次下載
    詳解FPGA數(shù)字<b class='flag-5'>鎖相環(huán)</b>平臺

    Arria 10 實現(xiàn) I/O 鎖相環(huán)重配置的方法

    如何在 Arria 10 實現(xiàn) I/O 鎖相環(huán) (
    的頭像 發(fā)表于 06-20 00:57 ?3720次閱讀
    <b class='flag-5'>在</b> <b class='flag-5'>Arria</b> <b class='flag-5'>10</b> <b class='flag-5'>中</b><b class='flag-5'>實現(xiàn)</b> <b class='flag-5'>I</b>/<b class='flag-5'>O</b> <b class='flag-5'>鎖相環(huán)</b>重配置的<b class='flag-5'>方法</b>

    如何使用FPGA實現(xiàn)高性能全數(shù)字鎖相環(huán)的設計

    本文提出了一種適用范圍廣泛的全數(shù)字鎖相環(huán)(ADPLL)實現(xiàn)方法鎖相環(huán)輸入頻率未知的情況下,實現(xiàn)
    發(fā)表于 01-26 15:03 ?65次下載
    如何使用FPGA<b class='flag-5'>實現(xiàn)</b>高性能全數(shù)字<b class='flag-5'>鎖相環(huán)</b>的設計

    如何使用FPGA實現(xiàn)高性能全數(shù)字鎖相環(huán)的設計

    本文提出了一種適用范圍廣泛的全數(shù)字鎖相環(huán)(ADPLL)實現(xiàn)方法鎖相環(huán)輸入頻率未知的情況下,實現(xiàn)
    發(fā)表于 01-26 15:03 ?20次下載
    如何使用FPGA<b class='flag-5'>實現(xiàn)</b>高性能全數(shù)字<b class='flag-5'>鎖相環(huán)</b>的設計

    鎖相環(huán)是如何實現(xiàn)倍頻的?

    信號倍頻。本文中,我們將詳細探討鎖相環(huán)如何實現(xiàn)倍頻。 鎖相環(huán)的基本原理 介紹鎖相環(huán)如何
    的頭像 發(fā)表于 09-02 14:59 ?3245次閱讀

    鎖相環(huán)微機保護的應用

    電子發(fā)燒友網(wǎng)站提供《鎖相環(huán)微機保護的應用.pdf》資料免費下載
    發(fā)表于 10-27 11:05 ?0次下載
    <b class='flag-5'>鎖相環(huán)</b><b class='flag-5'>在</b>微機保護<b class='flag-5'>中</b>的應用

    鎖相環(huán)相位檢測的應用

    鎖相環(huán)相位檢測的應用? 鎖相環(huán)(PLL)是一種電子技術中廣泛應用的電路,用于調(diào)整一個輸出信號的相位來精確匹配一個參考信號。鎖相環(huán)
    的頭像 發(fā)表于 10-29 11:35 ?1002次閱讀