0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

詳解PCB設(shè)計(jì)高速模擬輸入信號(hào)走線

GLeX_murata_eet ? 來(lái)源:未知 ? 作者:胡薇 ? 2018-10-30 17:01 ? 次閱讀

線寬越寬抗干擾能力越強(qiáng),信號(hào)質(zhì)量越好(趨膚效應(yīng)的影響)。但同時(shí)又要保證50Ω特征阻抗的要求。正常的FR4板材,表層線寬6MIL阻抗為50Ω。這個(gè)顯然不能滿足高速模擬輸入的信號(hào)質(zhì)量的要求,所以我們一般采用挖空GND02,讓其參考ART03層。這樣差分信號(hào)可以算到12/10,單線可以算到18MIL。(注意線寬超過(guò)18MIL再加寬就沒(méi)有意義了)

圖中高亮為綠色的CLINE為參考ART03層的單線和差分高速模擬輸入。在這樣做的同時(shí)還要做一些細(xì)節(jié)處理:

(1)TOP層模擬部分需要包地處理,如上圖。需要注意的是包地銅皮到模擬輸入CLINE的距離,需要做到3W,也就是銅皮邊沿到CLINE的AIRGAP為線寬的兩倍。根據(jù)一些電磁理論計(jì)算和仿真,PCB板上信號(hào)線的磁場(chǎng)和電場(chǎng)主要是分布在3W范圍之內(nèi)的。(受周圍信號(hào)干擾噪聲小于等于1%)。

(2)模擬區(qū)域的正片層的GND鋪銅也需要與周圍的數(shù)字區(qū)域隔離,即所有層隔離。

(3)GND02的挖空處理,平常情況下我們一般是把這個(gè)區(qū)域全部挖空,這樣操作比較簡(jiǎn)單,也沒(méi)有什么問(wèn)題。但是考慮到細(xì)節(jié)方面或者說(shuō)為了做的更好,我們可以只把模擬輸入走線部分的正下方挖空,當(dāng)然是和TOP層一樣,3W區(qū)域。這樣既可以保證信號(hào)質(zhì)量也能保證板子的平整度。處理結(jié)果如下圖:

這樣可以使高速模擬輸入信號(hào)的返回路徑在GND02層得到迅速回流。也就是模擬地回流路徑變短。

(4)在高速模擬信號(hào)的的周圍不規(guī)則的打大量的GND過(guò)孔,使模擬信號(hào)迅速回流。也可以吸收噪聲。

高速PCB信號(hào)走線的規(guī)則盤點(diǎn)

規(guī)則一:高速PCB信號(hào)走線屏蔽規(guī)則

在高速的PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號(hào)線,走線需要進(jìn)行屏蔽處理,如果沒(méi)有屏蔽或只屏蔽了部分,都會(huì)造成EMI的泄漏。建議屏蔽線,每1000mil,打孔接地。

規(guī)則二:高速信號(hào)的走線閉環(huán)規(guī)則

由于PCB板的密度越來(lái)越高,很多PCB LAYOUT工程師在走線的過(guò)程中,很容易出現(xiàn)一種失誤,即時(shí)鐘信號(hào)等高速信號(hào)網(wǎng)絡(luò),在多層的PCB走線的時(shí)候產(chǎn)生了閉環(huán)的結(jié)果,這樣的閉環(huán)結(jié)果將產(chǎn)生環(huán)形天線,增加EMI的輻射強(qiáng)度。

規(guī)則三:高速信號(hào)的走線開(kāi)環(huán)規(guī)則

規(guī)則二提到高速信號(hào)的閉環(huán)會(huì)造成EMI輻射,然而開(kāi)環(huán)同樣會(huì)造成EMI輻射。

時(shí)鐘信號(hào)等高速信號(hào)網(wǎng)絡(luò),在多層的PCB走線的時(shí)候一旦產(chǎn)生了開(kāi)環(huán)的結(jié)果,將產(chǎn)生線形天線,增加EMI的輻射強(qiáng)度。

規(guī)則四:高速信號(hào)的特性阻抗連續(xù)規(guī)則

高速信號(hào),在層與層之間切換的時(shí)候必須保證特性阻抗的連續(xù),否則會(huì)增加EMI的輻射。也就是說(shuō),同層的布線的寬度必須連續(xù),不同層的走線阻抗必須連續(xù)。

規(guī)則五:高速PCB設(shè)計(jì)的布線方向規(guī)則

相鄰兩層間的走線必須遵循垂直走線的原則,否則會(huì)造成線間的串?dāng)_,增加EMI輻射。

簡(jiǎn)而言之,相鄰的布線層遵循橫平豎垂的布線方向,垂直的布線可以抑制線間的串?dāng)_。

規(guī)則六:高速PCB設(shè)計(jì)中的拓?fù)浣Y(jié)構(gòu)規(guī)則

在高速PCB設(shè)計(jì)中,線路板特性阻抗的控制和多負(fù)載情況下的拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì),直接決定著產(chǎn)品的成功還是失敗。

為菊花鏈?zhǔn)酵負(fù)浣Y(jié)構(gòu),一般用于幾Mhz的情況下為益。高速PCB設(shè)計(jì)中建議使用后端的星形對(duì)稱結(jié)構(gòu)。

規(guī)則七:走線長(zhǎng)度的諧振規(guī)則

檢查信號(hào)線的長(zhǎng)度和信號(hào)的頻率是否構(gòu)成諧振,即當(dāng)布線長(zhǎng)度為信號(hào)波長(zhǎng)1/4的時(shí)候的整數(shù)倍時(shí),此布線將產(chǎn)生諧振,而諧振就會(huì)輻射電磁波,產(chǎn)生干擾。

規(guī)則八:回流路徑規(guī)則

所有的高速信號(hào)必須有良好的回流路徑。盡可能地保證時(shí)鐘等高速信號(hào)的回流路徑最小。否則會(huì)極大的增加輻射,并且輻射的大小和信號(hào)路徑和回流路徑所包圍的面積成正比。

規(guī)則九:器件的退耦電容擺放規(guī)則

退耦電容的擺放的位置非常的重要。擺放不合理根本起不到退耦的效果。其原則是:靠近電源的管腳,并且電容的電源走線和地線所包圍的面積最小。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4319

    文章

    23099

    瀏覽量

    397915
  • 信號(hào)
    +關(guān)注

    關(guān)注

    11

    文章

    2791

    瀏覽量

    76771

原文標(biāo)題:PCB設(shè)計(jì)高速模擬輸入信號(hào)走線方法及規(guī)則

文章出處:【微信號(hào):murata-eetrend,微信公眾號(hào):murata-eetrend】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB設(shè)計(jì)高速模擬輸入信號(hào)方法及規(guī)則

    本文主要詳解PCB設(shè)計(jì)高速模擬輸入信號(hào)
    發(fā)表于 05-25 09:06 ?9139次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>高速</b><b class='flag-5'>模擬</b><b class='flag-5'>輸入</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>走</b><b class='flag-5'>線</b>方法及規(guī)則

    高速PCB設(shè)計(jì)常見(jiàn)問(wèn)題

    電路應(yīng)具備信號(hào)分析、傳輸模擬電路的知識(shí)。錯(cuò)誤的概念:8kHz幀信號(hào)為低速信號(hào)。 問(wèn):在高速
    發(fā)表于 01-11 10:55

    PCB的設(shè)計(jì)細(xì)節(jié)詳解

    輸入信號(hào)線應(yīng)該遠(yuǎn)離NAND Flash的數(shù)據(jù)和控制以及高頻信號(hào),也要遠(yuǎn)離晶振電路。如果MIC輸入
    發(fā)表于 04-13 16:09

    高速pcb信號(hào)的經(jīng)典規(guī)則讓pcb設(shè)計(jì)不再難

    規(guī)則一:高速信號(hào)屏蔽規(guī)則  在高速PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的
    的頭像 發(fā)表于 11-25 07:43 ?7994次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>pcb</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>走</b><b class='flag-5'>線</b>的經(jīng)典規(guī)則讓<b class='flag-5'>pcb設(shè)計(jì)</b>不再難

    PCB設(shè)計(jì)的直角,差分走,蛇形技巧

    布線(Layout)是PCB設(shè)計(jì)工程師最基本的工作技能之一。的好壞將直接影響到整個(gè)系統(tǒng)的性能,大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證,由此可見(jiàn),布線在
    發(fā)表于 04-14 11:06 ?3578次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>的直角<b class='flag-5'>走</b><b class='flag-5'>線</b>,差分走<b class='flag-5'>線</b>,蛇形<b class='flag-5'>線</b><b class='flag-5'>走</b><b class='flag-5'>線</b>技巧

    高速PCB設(shè)計(jì)屏蔽的各項(xiàng)規(guī)則解析

    高速PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號(hào)線,需要進(jìn)行屏蔽處理,如果沒(méi)有屏蔽或只屏蔽了部分,
    發(fā)表于 03-15 14:05 ?5150次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>中<b class='flag-5'>走</b><b class='flag-5'>線</b>屏蔽的各項(xiàng)規(guī)則解析

    PCB設(shè)計(jì)EMI的高速信號(hào)線規(guī)則

    高速PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號(hào)線,需要進(jìn)行屏蔽處理,如果沒(méi)有屏蔽或只屏蔽了部分,
    的頭像 發(fā)表于 05-06 18:08 ?4402次閱讀

    高速PCB設(shè)計(jì)中的技巧

    布線(Layout)是PCB設(shè)計(jì)工程師最基本的工作技能之一。的好壞將直接影響到整個(gè)系統(tǒng)的性能,大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證,由此可見(jiàn),布線在
    的頭像 發(fā)表于 07-01 15:24 ?5706次閱讀

    高速信號(hào)PCB屏蔽設(shè)計(jì)方案

    高速PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號(hào)線,需要進(jìn)行屏蔽處理,如果沒(méi)有屏蔽或只屏蔽了部分,都是會(huì)造成EMI的泄漏。
    發(fā)表于 12-16 14:52 ?3318次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>PCB</b><b class='flag-5'>走</b><b class='flag-5'>線</b>屏蔽設(shè)計(jì)方案

    高速信號(hào)的九大規(guī)則

    規(guī)則一:高速信號(hào)屏蔽規(guī)則 如上圖所示: 在高速PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的
    的頭像 發(fā)表于 02-14 11:53 ?1.2w次閱讀

    PCB設(shè)計(jì)做等長(zhǎng)的目的是什么

    PCB設(shè)計(jì)中,等長(zhǎng)主要是針對(duì)一些高速的并行總線來(lái)講的。 由于這類并行總線往往有多根數(shù)據(jù)信號(hào)基于同一個(gè)時(shí)鐘采樣,每個(gè)時(shí)鐘周期可能要采樣兩
    的頭像 發(fā)表于 10-24 09:29 ?9624次閱讀

    詳解PCB信號(hào)完整性問(wèn)題

    現(xiàn)在但凡打開(kāi)SoC原廠的PCB Layout Guide,都會(huì)提及到高速信號(hào)的拐角角度問(wèn)題,都會(huì)說(shuō)
    的頭像 發(fā)表于 04-03 16:29 ?2082次閱讀
    <b class='flag-5'>詳解</b><b class='flag-5'>PCB</b><b class='flag-5'>走</b><b class='flag-5'>線</b>與<b class='flag-5'>信號(hào)</b>完整性問(wèn)題

    高速信號(hào)閉環(huán)規(guī)則

    解決。 高速信號(hào)屏蔽規(guī)則 如上圖所示:在高速PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的
    的頭像 發(fā)表于 05-22 09:15 ?1374次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b>的<b class='flag-5'>走</b><b class='flag-5'>線</b>閉環(huán)規(guī)則

    詳解pcb電流

    詳解pcb電流
    的頭像 發(fā)表于 10-30 15:59 ?2091次閱讀

    高速PCB信號(hào)的九大規(guī)則

    由于 PCB 板的密度越來(lái)越高,許多 PCB LAYOUT 工程師在的過(guò)程中,較容易出現(xiàn)一種失誤,即時(shí)鐘信號(hào)
    發(fā)表于 01-08 15:33 ?1503次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>走</b><b class='flag-5'>線</b>的九大規(guī)則