您好,歡迎來(lái)電子發(fā)燒友網(wǎng)! ,新用戶(hù)?[免費(fèi)注冊(cè)]

您的位置:電子發(fā)燒友網(wǎng)>電子元器件>PCB>

PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法及規(guī)則

2018年05月25日 09:06 網(wǎng)絡(luò)整理 作者: 用戶(hù)評(píng)論(0

  本文主要詳解PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn),首先介紹了PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法,其次闡述了九大關(guān)于PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)規(guī)則,具體的跟隨小編一起來(lái)了解一下。

  PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法

  線(xiàn)寬越寬抗干擾能力越強(qiáng),信號(hào)質(zhì)量越好(趨膚效應(yīng)的影響)。但同時(shí)又要保證50Ω特征阻抗的要求。正常的FR4板材,表層線(xiàn)寬6MIL阻抗為50Ω。這個(gè)顯然不能滿(mǎn)足高速模擬輸入的信號(hào)質(zhì)量的要求,所以我們一般采用挖空GND02,讓其參考ART03層。這樣差分信號(hào)可以算到12/10,單線(xiàn)可以算到18MIL。(注意線(xiàn)寬超過(guò)18MIL再加寬就沒(méi)有意義了)

  

  圖中高亮為綠色的CLINE為參考ART03層的單線(xiàn)和差分高速模擬輸入。在這樣做的同時(shí)還要做一些細(xì)節(jié)處理:

 ?。?)TOP層模擬部分需要包地處理,如上圖。需要注意的是包地銅皮到模擬輸入CLINE的距離,需要做到3W,也就是銅皮邊沿到CLINE的AIRGAP為線(xiàn)寬的兩倍。根據(jù)一些電磁理論計(jì)算和仿真,PCB板上信號(hào)線(xiàn)的磁場(chǎng)和電場(chǎng)主要是分布在3W范圍之內(nèi)的。(受周?chē)盘?hào)干擾噪聲小于等于1%)。

  (2)模擬區(qū)域的正片層的GND鋪銅也需要與周?chē)臄?shù)字區(qū)域隔離,即所有層隔離。

  (3)GND02的挖空處理,平常情況下我們一般是把這個(gè)區(qū)域全部挖空,這樣操作比較簡(jiǎn)單,也沒(méi)有什么問(wèn)題。但是考慮到細(xì)節(jié)方面或者說(shuō)為了做的更好,我們可以只把模擬輸入走線(xiàn)部分的正下方挖空,當(dāng)然是和TOP層一樣,3W區(qū)域。這樣既可以保證信號(hào)質(zhì)量也能保證板子的平整度。處理結(jié)果如下圖:

  

  這樣可以使高速模擬輸入信號(hào)的返回路徑在GND02層得到迅速回流。也就是模擬地回流路徑變短。

 ?。?)在高速模擬信號(hào)的的周?chē)灰?guī)則的打大量的GND過(guò)孔,使模擬信號(hào)迅速回流。也可以吸收噪聲。

  PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)規(guī)則

  高速PCB信號(hào)走線(xiàn)的規(guī)則盤(pán)點(diǎn)

  規(guī)則一:高速PCB信號(hào)走線(xiàn)屏蔽規(guī)則 在高速的PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號(hào)線(xiàn),走線(xiàn)需要進(jìn)行屏蔽處理,如果沒(méi)有屏蔽或只屏蔽了部分,都會(huì)造成EMI的泄漏。建議屏蔽線(xiàn),每1000mil,打孔接地。

  PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法及規(guī)則

  規(guī)則二:高速信號(hào)的走線(xiàn)閉環(huán)規(guī)則

  由于PCB板的密度越來(lái)越高,很多PCB LAYOUT工程師在走線(xiàn)的過(guò)程中,很容易出現(xiàn)一種失誤,即時(shí)鐘信號(hào)等高速信號(hào)網(wǎng)絡(luò),在多層的PCB走線(xiàn)的時(shí)候產(chǎn)生了閉環(huán)的結(jié)果,這樣的閉環(huán)結(jié)果將產(chǎn)生環(huán)形天線(xiàn),增加EMI的輻射強(qiáng)度。

  PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法及規(guī)則

  規(guī)則三:高速信號(hào)的走線(xiàn)開(kāi)環(huán)規(guī)則

  規(guī)則二提到高速信號(hào)的閉環(huán)會(huì)造成EMI輻射,然而開(kāi)環(huán)同樣會(huì)造成EMI輻射。

  時(shí)鐘信號(hào)等高速信號(hào)網(wǎng)絡(luò),在多層的PCB走線(xiàn)的時(shí)候一旦產(chǎn)生了開(kāi)環(huán)的結(jié)果,將產(chǎn)生線(xiàn)形天線(xiàn),增加EMI的輻射強(qiáng)度。

  PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法及規(guī)則

  規(guī)則四:高速信號(hào)的特性阻抗連續(xù)規(guī)則

  高速信號(hào),在層與層之間切換的時(shí)候必須保證特性阻抗的連續(xù),否則會(huì)增加EMI的輻射。也就是說(shuō),同層的布線(xiàn)的寬度必須連續(xù),不同層的走線(xiàn)阻抗必須連續(xù)。

  PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法及規(guī)則

  規(guī)則五:高速PCB設(shè)計(jì)的布線(xiàn)方向規(guī)則

  相鄰兩層間的走線(xiàn)必須遵循垂直走線(xiàn)的原則,否則會(huì)造成線(xiàn)間的串?dāng)_,增加EMI輻射。

  簡(jiǎn)而言之,相鄰的布線(xiàn)層遵循橫平豎垂的布線(xiàn)方向,垂直的布線(xiàn)可以抑制線(xiàn)間的串?dāng)_。

  PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法及規(guī)則

  規(guī)則六:高速PCB設(shè)計(jì)中的拓?fù)浣Y(jié)構(gòu)規(guī)則

  在高速PCB設(shè)計(jì)中,線(xiàn)路板特性阻抗的控制和多負(fù)載情況下的拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì),直接決定著產(chǎn)品的成功還是失敗。

  圖示為菊花鏈?zhǔn)酵負(fù)浣Y(jié)構(gòu),一般用于幾Mhz的情況下為益。高速PCB設(shè)計(jì)中建議使用后端的星形對(duì)稱(chēng)結(jié)構(gòu)。

  PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法及規(guī)則

  規(guī)則七:走線(xiàn)長(zhǎng)度的諧振規(guī)則

  檢查信號(hào)線(xiàn)的長(zhǎng)度和信號(hào)的頻率是否構(gòu)成諧振,即當(dāng)布線(xiàn)長(zhǎng)度為信號(hào)波長(zhǎng)1/4的時(shí)候的整數(shù)倍時(shí),此布線(xiàn)將產(chǎn)生諧振,而諧振就會(huì)輻射電磁波,產(chǎn)生干擾。

  PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法及規(guī)則

  規(guī)則八:回流路徑規(guī)則

  所有的高速信號(hào)必須有良好的回流路徑。盡可能地保證時(shí)鐘等高速信號(hào)的回流路徑最小。否則會(huì)極大的增加輻射,并且輻射的大小和信號(hào)路徑和回流路徑所包圍的面積成正比。

  PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法及規(guī)則

  規(guī)則九:器件的退耦電容擺放規(guī)則

  退耦電容的擺放的位置非常的重要。擺放不合理根本起不到退耦的效果。其原則是:靠近電源的管腳,并且電容的電源走線(xiàn)和地線(xiàn)所包圍的面積最小。

  PCB設(shè)計(jì)高速模擬輸入信號(hào)走線(xiàn)方法及規(guī)則

非常好我支持^.^

(13) 100%

不好我反對(duì)

(0) 0%

( 發(fā)表人:陳翠 )

      發(fā)表評(píng)論

      用戶(hù)評(píng)論
      評(píng)價(jià):好評(píng)中評(píng)差評(píng)

      發(fā)表評(píng)論,獲取積分! 請(qǐng)遵守相關(guān)規(guī)定!

      ?