臺積電新版CoWoS封裝技術(shù)拓寬系統(tǒng)級封裝尺寸

AMD的Instinct MI300X以及英偉達的B200 GPU是否屬于巨型產(chǎn)品？據(jù)報道，臺積電在最近的北美技術(shù)研討會上透露其正在研發(fā)新的CoWoS封裝技術(shù)，進一步擴大SiP的體積和功耗。知情人士稱，新封裝將采用超大規(guī)模的120x120毫米設(shè)計，功耗預(yù)計高達數(shù)千瓦。

新版CoWoS技術(shù)使得臺積電能制造出面積超過光掩模（858平方毫米）約3.3倍的硅中介層。因此，邏輯電路、8個HBM3/HBM3E內(nèi)存堆棧、I/O及其他小芯片最多可占據(jù)2831平方毫米的空間。而最大基板尺寸則為80×80毫米。值得注意的是，AMD的Instinct MI300X和英偉達的B200均采用了這項技術(shù)，雖然英偉達的B200芯片體積大于AMD的MI300X。

預(yù)計2026年推出的CoWoS_L將能實現(xiàn)中介層面積接近光罩尺寸的5.5倍（雖不及去年宣布的6倍，但仍屬驚人之舉）。這意味著4719平方毫米的空間可供邏輯電路、最多12個HBM內(nèi)存堆棧及其他小芯片使用。然而，由于這類SiP所需基板較大，臺積電正考慮采用100x100毫米的設(shè)計。因此，這類芯片將無法兼容OAM模塊。

此外，臺積電表示，至2027年，他們將擁有一項新的CoWoS技術(shù)，該技術(shù)將使中介層面積達到光罩尺寸的8倍甚至更高，從而為Chiplet提供6864平方毫米的空間。臺積電設(shè)想的一種設(shè)計方案包括四個堆疊式集成系統(tǒng)芯片 （SoIC），搭配12個HBM4內(nèi)存堆棧和額外的I/O芯片。如此龐大的設(shè)備無疑將消耗大量電力，且需配備先進的散熱技術(shù)。臺積電預(yù)計此類解決方案將采用120x120毫米的基板。

值得一提的是，今年早些時候，博通展示了一款定制AI芯片，包含兩個邏輯芯片和12個HBM內(nèi)存堆棧。盡管我們尚未得知該產(chǎn)品的詳細規(guī)格，但從外觀上看，它似乎比AMD的Instinct MI300X和英偉達的B200更為龐大，盡管尚未達到臺積電2027年計劃的水平。