什么是 CoWoS 封裝技術？

共讀好書

芯片封裝由 2D 向 3D 發(fā)展的過程中，衍生出多種不同的封裝技術。其中，2.5D 封裝是一種先進的異構芯片封裝，可以實現從成本、性能到可靠性的完美平衡。

目前 CoWoS 封裝技術已經成為了眾多國際算力芯片廠商的首選，是高端性能芯片封裝的主流方案之一。我們認為，英偉達算力芯片的需求增長大幅提升了 CoWos 的封裝需求，CoWos 有望進一步帶動先進封裝加速發(fā)展。

CoWos 技術是高端性能封裝的主流方案 全球各大廠對紛紛對先進封裝技術注冊獨立商標。近年來，在先進封裝飛速發(fā)展的背景下，開發(fā)相關技術的公司都將自己的技術獨立命名注冊商標，如臺積電的 lnFO、CoWoS，日月光的 FoCoS，Amkor 的 SLIM、SWIFT，三星的 I-Cube、H-Cube 以及 Intel 的 Foveros、EMIB 等。臺積電的 CoWos 技術是高端性能封裝的主流方案之一。 我們認為，隨著 2.5D 和 3D 封裝解決方案變得越來越復雜，先進封裝主要參與者的封裝組合也在增加。根據 Yole《High End Performance Packaging 2022》，高端性能封裝平臺包括例如超高密度扇出型封裝（UHD FO）、嵌入式硅橋（Embedded Si Bridge）、硅中介層（Si Interposer）、三維堆棧內存（3D StackMemory）以及 3D SoC 技術。嵌入式硅橋有兩種解決方案：LSI（臺積電）和 EMIB（英特爾）。硅中介層技術包括臺積電的 CoWoS、三星的 X-Cube以及英特爾的 Foveros 等解決方案。EMIB 與 Foveros 的結合產生了 CoEMIB 技術，主要應用于英特爾的 Ponte Vecchio 平臺。三維堆棧內存分為三類,分別為 HBM、3DS 和 3D NAND 堆棧。 CoWoS 的主要優(yōu)勢是節(jié)約空間、增強芯片之間的互聯性和降低功耗。 在過去十年，CoWoS 封裝已經經過了五代的發(fā)展。目前采用 CoWoS 封裝的產品主要分布于消費領域和服務器領域，包括英偉達、AMD 等推出的算力加速卡。CoWoS 被應用于制造英偉達 GPU 所需要的工藝流程中，具備高技術壁壘特點，目前需求較大。 同時，CoWoS平臺為高性能計算應用提供了同類最佳的性能和最高的集成密度。這種晶圓級系統集成平臺可提供多種插層尺寸、HBM 立方體數量和封裝尺寸。它可以實現大于 2 倍封裝尺寸（或約 1,700 平方毫米）的中階層，集成具有四個以上 HBM2/HBM2E 立方體的領先 SoC 芯片 我們認為，CoWoS 封裝技術具備高集成度、高性能、芯片組合靈活性以及優(yōu)秀穩(wěn)定性與可靠性等特點，隨著技術的不斷進步和市場需求的增長，CoWoS 封裝技術有望在未來繼續(xù)取得突破，并在多重領域中得到應用。 CoWoS 工藝流程包含多項步驟，根據中國臺灣大學資料，我們總結CoWoS 封裝流程可大致劃分為三個階段。在第一階段，將裸片（Die）與中介層（Interposer）借由微凸塊（uBump）進行連接，并通過底部填充（Underfill）。 在第二階段，將裸片（Die）與載板（Carrier）相連接，根據艾邦半導體網，封裝基板（載板）是一類用于承載芯片的線路板，屬于 PCB 的一個技術分支，也是核心的半導體封測材料，具有高密度、高精度、高性能、小型化及輕薄化的特點，可為芯片提供支撐、散熱和保護的作用，同時也可為芯片與 PCB 母板之間提供電氣連接及物理支撐。在裸片與載板相連接后，利用化學拋光技術（CMP）將中介層進行薄化，此步驟目的在于移除中介層凹陷部分。 在第三階段，切割晶圓形成芯片，并將芯片連結至封裝基板。最后加上保護封裝的環(huán)形框和蓋板，使用熱介面金屬（TIM）填補與蓋板接合時所產生的空隙。 CoWoS 封裝技術應用廣泛，目前主要應用于高性能計算、通信網絡、圖像處理以及汽車電子等相關領域。在高性能計算領域，CoWoS 封裝具備整合多個處理器芯片、高速緩存和內存于同一封裝中的能力，從而實現卓越的計算性能和數據吞吐量，這一特性在數據中心、超級計算機和人工智能應用領域具有突出的重要性，目前 CoWoS 產品聚焦于具備 HBM 記憶模塊的高端產品。 目前隨著 Ai 浪潮興起，高性能加速卡在需求端大幅上升，CoWoS 主要針對高性能計算（HPC）市場，需求量較大。 本文觀點摘自甬興證券的研究報告。

審核編輯 黃宇