0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于verilog中的無符號(hào)數(shù)和有符號(hào)數(shù)

454398 ? 來源:博客園 ? 作者:lianjiehere ? 2020-11-18 17:46 ? 次閱讀

數(shù)字電路中,出于應(yīng)用的需要,我們可以使用無符號(hào)數(shù),即包括0及整數(shù)的集合;也可以使用有符號(hào)數(shù),即包括0和正負(fù)數(shù)的集合。在更加復(fù)雜的系統(tǒng)中,也許這兩種類型的數(shù),我們都會(huì)用到。

有符號(hào)數(shù)通常以2的補(bǔ)碼形式來表示。圖1列出了4位二進(jìn)制表示法所對(duì)應(yīng)正負(fù)數(shù)。進(jìn)一步觀察,我們發(fā)現(xiàn)兩種類型數(shù)的加減法是一樣的,做加法和減法就是 在數(shù)輪上按正時(shí)鐘轉(zhuǎn)轉(zhuǎn)或按反時(shí)鐘轉(zhuǎn)。比方說,1001+0100,意味著從1001按照順時(shí)鐘方向移動(dòng)4個(gè)位置,其結(jié)果為1101。在無符號(hào)數(shù)類型中,它 代表(+9)+(+4)=+13;而在有符號(hào)數(shù)類型中,它則代表(-7)+(+4)=-3。從數(shù)輪上看,若是加法所得的結(jié)果溢出了,那么也就是穿越了數(shù)輪 的臨界點(diǎn)。注意這個(gè)臨界點(diǎn)對(duì)于無符號(hào)數(shù)和有符號(hào)數(shù)來說,是不一樣的:無符號(hào)數(shù),是介于1111和0000之間;有符號(hào)數(shù),則是介于0111和1000之 間。

物理加減法的行為正好和數(shù)輪的移動(dòng)類似。只要所有的運(yùn)算子和結(jié)果具有相同的位寬,那么有符號(hào)數(shù)或無符號(hào)數(shù)的形式就可用于相同的電路。比方說,設(shè)a、b和sum都是8位信號(hào),表達(dá)式

sum = a+ b;

無論這些信號(hào)被轉(zhuǎn)譯成有符號(hào)數(shù)或無符號(hào)數(shù),它都會(huì)引用相同的硬件且使用相同的二進(jìn)制表示法。這種現(xiàn)象在其他算術(shù)運(yùn)算中也是正確的(但是它不可用于非算術(shù)運(yùn)算中,比方說有理數(shù)運(yùn)算或溢出標(biāo)志位的生成)。

圖1 4位二進(jìn)制數(shù)輪

此外,當(dāng)運(yùn)算子或其結(jié)果的位寬不同時(shí),我們需要區(qū)分它究竟使用哪一種符號(hào)類型。因?yàn)椴煌姆?hào)類型需要不同的擴(kuò)展位。對(duì)于無符號(hào)數(shù),前置一個(gè)0,即 所謂的零擴(kuò)展位;對(duì)于有符號(hào)數(shù)來說,需要前置n個(gè)所謂的符號(hào)擴(kuò)展位。比方說4位二進(jìn)制表示的-5為1011;當(dāng)其擴(kuò)展成8位時(shí),應(yīng)該變?yōu)?1111_1011,而不是0000_1011。

舉個(gè)例子,設(shè)a和sum為8位信號(hào),b為4位信號(hào)即b3b2b1b0。

表達(dá)式:sum = a + b

需要將b擴(kuò)展為8位。如果是無符號(hào)數(shù)形式,那么b擴(kuò)展為0000_b3b2b1b0;如果是有符號(hào)數(shù)形式,那么b擴(kuò)展為 b3b3b3b3_b3b2b1b0。上述表達(dá)式所引用的硬件包括位寬擴(kuò)展電路和加法器。因?yàn)閷?duì)于有符號(hào)數(shù)和無符號(hào)數(shù)來說,擴(kuò)展電路是不同的;所以上面那 個(gè)表達(dá)式,對(duì)應(yīng)有符號(hào)數(shù)和無符號(hào)數(shù)形式,要使用不同的硬件實(shí)現(xiàn)。

Verilog-1995中的有符號(hào)數(shù)

在Verilog-1995中,只有integer數(shù)據(jù)類型被轉(zhuǎn)移成有符號(hào)數(shù),而reg和wire數(shù)據(jù)類型則被轉(zhuǎn)移成無符號(hào)數(shù)。由于integer 類型有固定的32位寬,因此它不太靈活。我們通常使用手動(dòng)加上擴(kuò)展位來實(shí)現(xiàn)有符號(hào)數(shù)運(yùn)算。

下面的代碼片段將描述有符號(hào)數(shù)和無符號(hào)數(shù)的運(yùn)算:

01 reg [7:0] a, b;
02 reg [3:0] c,
03 reg [7:0] sum1, sum2, sum3, sum4;
04 . . .
05 // same width. can be applied to signed and unsigned
06 sum1 = a + b;
07 // automatica 0 extension
08 sum2 = a + c;
09 // manual 0 extension
10 sum3 = a + {4{ 1'b0 }, c};
11 // manual sign extension
12 sum4 = a + {4{c[3]}, c};

在第一條語句中,a、b和sum1有相同的位寬,因此無論是轉(zhuǎn)譯成有符號(hào)數(shù)還是無符號(hào)數(shù),它都將引用相同的加法器電路。

在第二條語句中,c的位寬僅為4,在加法運(yùn)算中,它的位寬會(huì)被調(diào)整。因?yàn)閞eg類型被作為無符號(hào)數(shù)看待,所以c的前面會(huì)被自動(dòng)置入0擴(kuò)展位。

在第三條語句中,我們給c手動(dòng)前置4個(gè)0,以實(shí)現(xiàn)和第二個(gè)表達(dá)式一樣的效果。

在第四條語句中,我們需要把變量轉(zhuǎn)譯成有符號(hào)數(shù)。為了實(shí)現(xiàn)所需的行為,c必須擴(kuò)展符號(hào)位到8位。沒有其他的辦法,只好手動(dòng)擴(kuò)展。在代碼中,我們重復(fù)復(fù)制c的最高位4次(4{c[3]})來創(chuàng)建具有擴(kuò)展符號(hào)位的8位數(shù)。

Verilog-2001中的有符號(hào)數(shù)

在Verilog-2001中,有符號(hào)形式也被擴(kuò)展到reg和wire數(shù)據(jù)類型中。哈哈,新加一個(gè)關(guān)鍵字,signed,可以按照下面的方式定義:

reg signed [7:0] a, b;

使用有符號(hào)數(shù)據(jù)類型, 第2節(jié)所述代碼可以被改寫為:

1 reg signed [7:0] a, b;
2 reg signed [3:0] c;
3 reg signed [7:0] sum1, sum4;
4 . . .
5 // same width. can be applied to signed and unsigned
6 sum1 = a + b;
7 // automatic sign extension
8 sum4 = a + c;

第一條語句將引用一個(gè)常規(guī)的加法器,因?yàn)閍、b和sum1具有相同的位寬。

第二條語句,所有的右手邊變量都具有signed數(shù)據(jù)類型,c被自動(dòng)擴(kuò)展符號(hào)位到8位。因此,無需再手動(dòng)添加符號(hào)位。

在小型的數(shù)字系統(tǒng)中,我們通常可以選用有符號(hào)數(shù)或者無符號(hào)數(shù)。然而,在一些大型的系統(tǒng)中,會(huì)包括不同形式的子系統(tǒng)。Verilog是一種弱類型語 言,無符合變量和有符號(hào)變量可以在同一表達(dá)式中混用。根據(jù)Verilof的標(biāo)準(zhǔn),只有當(dāng)所有右手邊的變量具有signed數(shù)據(jù)類型屬性的時(shí)候,擴(kuò)展符號(hào)位 才被執(zhí)行。否則,所有的變量都只擴(kuò)展0。

考慮下面的代碼片段:

1 reg signed [7:0] a, sum;
2 reg signed [3:0] b;
3 reg [3:0] c;
4 . . .
5 sum = a + b + c;

由于c不具有signed數(shù)據(jù)類型屬性,因此右手邊的變量b和c的擴(kuò)展位為0。

Verilog有兩個(gè)系統(tǒng)函數(shù),$signed和$unsigned(),用以將括號(hào)內(nèi)的表達(dá)式轉(zhuǎn)換為signed和unsigned數(shù)據(jù)類型。比方說,我們可以轉(zhuǎn)換c的數(shù)據(jù)類型,

sum = a + b + $signed(c);

現(xiàn)在,右手邊的所有變量都具有signed數(shù)據(jù)類型屬性,因此b和c將擴(kuò)展符號(hào)位。

在復(fù)雜的表達(dá)式中,混用signed和unsigned數(shù)據(jù)類型將引入一些微妙的錯(cuò)誤,因此應(yīng)當(dāng)避免混用。如果真的很有必要,那么表達(dá)式需要保持簡單,同時(shí)通用轉(zhuǎn)換函數(shù),以確保數(shù)據(jù)類型的一致性。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1351

    瀏覽量

    110107
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1605

    瀏覽量

    80629
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    verilog中有符號(hào)數(shù)符號(hào)數(shù)的本質(zhì)探究

    不知道有沒有人像我一樣,長久以來將verilog符號(hào)數(shù)視為不敢觸碰的禁區(qū)。
    的頭像 發(fā)表于 12-04 16:13 ?1223次閱讀
    <b class='flag-5'>verilog</b>中有<b class='flag-5'>符號(hào)數(shù)</b>和<b class='flag-5'>無</b><b class='flag-5'>符號(hào)數(shù)</b>的本質(zhì)探究

    采集的數(shù)據(jù)轉(zhuǎn)換成符號(hào)數(shù)的問題

    的時(shí)候怎么都不正確,具體原因如下,字符串轉(zhuǎn)數(shù)值的時(shí)候只發(fā)現(xiàn)可以轉(zhuǎn)換成符號(hào)數(shù),而采集下來的數(shù)據(jù)是符號(hào)數(shù),轉(zhuǎn)換成
    發(fā)表于 05-02 11:55

    原碼、補(bǔ)碼、反碼、符號(hào)數(shù)符號(hào)數(shù)概念.pdf

    原碼、補(bǔ)碼、反碼、符號(hào)數(shù)、符號(hào)數(shù)概念.pdf
    發(fā)表于 11-15 08:44

    符號(hào)數(shù)符號(hào)數(shù),浮點(diǎn)數(shù)探討

    本帖最后由 hq1987 于 2015-4-29 11:52 編輯 對(duì)于符號(hào)數(shù)大家都基本理解,我主要說說符號(hào)數(shù),浮點(diǎn)數(shù)在機(jī)器世界里到底是怎么表示的。1、
    發(fā)表于 04-29 10:15

    關(guān)于符號(hào)數(shù)符號(hào)數(shù)的困惑

    ,存儲(chǔ)符號(hào)數(shù))Tab = -4'd12;//整數(shù)Tab的十進(jìn)制數(shù)為-12,位形式為110100.(因?yàn)門ab是整數(shù)寄存器變量,存儲(chǔ)符號(hào)數(shù))我的困惑是,-12的二進(jìn)制補(bǔ)碼應(yīng)該是101
    發(fā)表于 11-02 14:13

    請(qǐng)問AFE5801 AD轉(zhuǎn)換后數(shù)字信號(hào)是用符號(hào)數(shù)還是符號(hào)數(shù)表示?

    請(qǐng)問AFE5801 AD轉(zhuǎn)換后數(shù)字信號(hào)是用符號(hào)數(shù)還是符號(hào)數(shù)表示的?。?/div>
    發(fā)表于 05-24 08:04

    雙狀態(tài)符號(hào)/符號(hào)數(shù)據(jù)類型

    雙狀態(tài)符號(hào)數(shù)據(jù)類型雙狀態(tài)符號(hào)數(shù)據(jù)類型四狀態(tài)數(shù)據(jù)類型
    發(fā)表于 01-18 06:03

    符號(hào)數(shù)的平均數(shù)

    符號(hào)數(shù)的平均數(shù)文章目錄題目重述問題分析以及求解思路程序代碼題目重述試求內(nèi)部RAM30H~37H單元8個(gè)符號(hào)數(shù)的算術(shù)平均值,結(jié)果存入3
    發(fā)表于 12-01 08:01

    fpga 符號(hào)數(shù)符號(hào)數(shù)

    ?在設(shè)計(jì),所有的算數(shù)運(yùn)算符都是按照符號(hào)數(shù)進(jìn)行的。如果要完成符號(hào)數(shù)計(jì)算,對(duì)于加、減操作通過補(bǔ)碼處理即可用
    的頭像 發(fā)表于 10-09 15:22 ?6073次閱讀
    fpga <b class='flag-5'>有</b><b class='flag-5'>符號(hào)數(shù)</b>、<b class='flag-5'>無</b><b class='flag-5'>符號(hào)數(shù)</b>

    FPGA符號(hào)數(shù)乘法操作指南

    FPGA乘法器是很稀缺的資源,但也是我們做算法必不可少的資源。7系列及之前的FPGA都是25x18的DSP,UltraScale是27x18,我們可以通過調(diào)IP Core的方式或者原語的方式來進(jìn)行乘法操作。在里面可以設(shè)置
    的頭像 發(fā)表于 03-08 17:14 ?6686次閱讀
    FPGA<b class='flag-5'>有</b><b class='flag-5'>符號(hào)數(shù)</b>乘法操作指南

    詳細(xì)分析Verilog編寫程序測試符號(hào)數(shù)符號(hào)數(shù)的乘法

    符號(hào)數(shù)的計(jì)算在 Verilog 是一個(gè)很重要的問題(也很容易會(huì)被忽視),在使用 Verilog 語言編寫 FIR 濾波器時(shí),需要涉及到
    的頭像 發(fā)表于 05-02 10:48 ?7529次閱讀
    詳細(xì)分析<b class='flag-5'>Verilog</b>編寫程序測試<b class='flag-5'>無</b><b class='flag-5'>符號(hào)數(shù)</b>和<b class='flag-5'>有</b><b class='flag-5'>符號(hào)數(shù)</b>的乘法

    C語言中符號(hào)數(shù)符號(hào)數(shù)的左移和右移

    。那么對(duì)于符號(hào)數(shù)符號(hào)數(shù),對(duì)于左移和右移的操作分別是如何呢?下面通過實(shí)驗(yàn)來進(jìn)行驗(yàn)證:對(duì)于符號(hào)數(shù)
    發(fā)表于 01-13 13:17 ?2次下載
    C語言中<b class='flag-5'>無</b><b class='flag-5'>符號(hào)數(shù)</b>和<b class='flag-5'>有</b><b class='flag-5'>符號(hào)數(shù)</b>的左移和右移

    FPGA符號(hào)數(shù)乘法說明

    FPGA乘法器是很稀缺的資源,但也是我們做算法必不可少的資源。7系列及之前的FPGA都是25x18的DSP,UltraScale是27x18,我們可以通過調(diào)IP Core的方式或者原語的方式來進(jìn)行乘法操作。在里面可以設(shè)置
    的頭像 發(fā)表于 02-16 16:21 ?4897次閱讀
    FPGA<b class='flag-5'>中</b>的<b class='flag-5'>有</b><b class='flag-5'>符號(hào)數(shù)</b>乘法說明

    關(guān)于符號(hào)數(shù)據(jù)類型的示例

    我們學(xué)習(xí)一下Systemverilog符號(hào)數(shù)據(jù)類型的賦值。
    的頭像 發(fā)表于 10-17 14:40 ?1036次閱讀

    verilog數(shù)據(jù)的符號(hào)屬性(符號(hào)數(shù)符號(hào)數(shù))探究根源

    為了省流,還是先甩結(jié)論。符號(hào)數(shù)符號(hào)數(shù)的最本質(zhì)區(qū)別就是:符號(hào)位的識(shí)別和高位拓展。除此之外,另一個(gè)區(qū)別就是從人的角度如何如何讀這個(gè)數(shù),或者
    的頭像 發(fā)表于 12-10 10:50 ?1567次閱讀
    <b class='flag-5'>verilog</b><b class='flag-5'>中</b>數(shù)據(jù)的<b class='flag-5'>符號(hào)</b>屬性(<b class='flag-5'>有</b><b class='flag-5'>符號(hào)數(shù)</b>和<b class='flag-5'>無</b><b class='flag-5'>符號(hào)數(shù)</b>)探究根源