封裝設(shè)計與仿真流程

典型的封裝設(shè)計與仿真流程如圖所示。

（1） 系統(tǒng)功能分析：明確產(chǎn)品的功能與應(yīng)用場景，據(jù)此制定技術(shù)指標(biāo)，并評估系統(tǒng)實現(xiàn)的可行性；對封裝系統(tǒng)的功能進行劃分，評估各功能區(qū)城的實現(xiàn)及互連方式，初步確定集成方案。

（2）器件選型：按照封裝產(chǎn)品的功能與指標(biāo)要求，確定封裝模型中的器件型號，如根據(jù)系統(tǒng)的工作頻率（速率)、帶寬、工作電壓、線性度、功耗等要求，選擇合適的器件；針對不同的使用環(huán)境，確定對器件的要求。結(jié)合器件模型和連接關(guān)系，完成功能驗證和鏈路級仿真，環(huán)估方案的可行性，驗證設(shè)計。????????

(3）選擇封裝類型：基于不同的產(chǎn)品功能、成本及裸芯片引腳的引出;方式，選擇不同的封裝類型，如 BGA、QFN、LGA、PoP 等。封裝的子1腳分布主要遵循如下5個原則：便于封裝基板和 PCIB 布線;信號的參考回路盡可能短，并確保陽抗的連續(xù)性；降低電源分配系統(tǒng)的阻抗和噪聲；不同電源等級之問用地進行隔離；關(guān)鍵信號線之間用電源或地進行隔離。

（4）結(jié)構(gòu)設(shè)計：結(jié)構(gòu)設(shè)計直接影響產(chǎn)品最終的成本、性能和可靠性。應(yīng)針對應(yīng)用環(huán)境和指標(biāo)進行封裝結(jié)構(gòu)設(shè)計，選擇合適的基板和封裝類型，并完成無源元件建模和互連模型評估。對于多芯片封裝，要選擇合適的堆香結(jié)構(gòu)或三維結(jié)構(gòu)。結(jié)構(gòu)設(shè)計還需要綜合考慮電磁屏蔽、散熱能力、可靠性等因素。

為了優(yōu)化和評估所設(shè)計的封裝結(jié)構(gòu)，需進行電性能仿真、熱管理分析和熱機城仿真，并進行必要的多物理場耩合仿真。通過份真試驗確定最佳的封裝結(jié)構(gòu)和材料，如需實驗驗證，可進行相應(yīng)的可 靠性試驗和失效分析。

（5）布局布線：基于系統(tǒng)級封裝電學(xué)設(shè)計規(guī)則，如布線設(shè)計規(guī)則、鍵合絲設(shè)計規(guī)則，以及微帶線、基板過孔及引腳排布優(yōu)化原則，根據(jù)設(shè)計結(jié)構(gòu)和實際需求，完成基板疊層設(shè)計和布局布線設(shè)計，使熱點均勻分布，各鏈路滿足傳輸和隔離要求。在此基礎(chǔ)上，進行電性能分析、熱機械仿真及熱管理分析等多物理場赮合分析，提取無源網(wǎng)絡(luò)的電學(xué)模型，結(jié)合有源芯片模型，進行鏈路功能驗證和性能優(yōu)化，實現(xiàn)信號完整性（如S 參數(shù)、TDR 等）與電源完整性（如IRdrop、輸人阻抗等）的仿真，驗證布局布線后的指標(biāo)和可靠性情況。在布局布線過程中，要綜合考慮 DFM/DFR/DFT 協(xié)同設(shè)計，以及芯片-封裝-PCB 之間的協(xié)同設(shè)計和仿真。

(6)關(guān)鍵工藝驗證：當(dāng)封裝結(jié)構(gòu)較復(fù)雜，或者應(yīng)特殊需求對封裝結(jié)構(gòu)/材料和工藝進行優(yōu)化時，需要進行關(guān)鍵工藝的驗證。例如，圓片級或板級扇出工藝，對翹曲控制要求嚴格，除了仿真優(yōu)化，在塑封、解鍵合 等關(guān)鍵工藝上還應(yīng)制作樣品進行實驗驗證。針對低k介質(zhì)芯片的 CPI 設(shè)計，也應(yīng)制備相應(yīng)的樣品針對關(guān)鍵工藝進行可靠性試驗驗證。

（7）產(chǎn)品制作和系統(tǒng)測試：完成封裝的設(shè)計、仿真和優(yōu)化后，進行基板加工與微組裝，完成封裝樣品的制造。根據(jù)測試內(nèi)容、測試接口和測試方案，進行測試板的設(shè)計和加工。搭建測試環(huán)境，對測試結(jié)果進行分析，如果能夠滿足考核指標(biāo)，則完成封裝設(shè)計，否則應(yīng)對設(shè)計方案進行優(yōu)化。

　　審核編輯：湯梓紅