時鐘抖動時域分析(中) - 全文

　　引言

　　本系列文章共三個部分，第1部分重點介紹了如何準確地估算某個時鐘源的抖動，并將其與ADC的孔徑抖動組合。在本文即第2部分中，這種組合抖動將用于計算ADC的信噪比 (SNR)，之后將其與實際測量情況進行比較。

　　濾波采樣時鐘測量

　　我們做了一個試驗，目的是檢查測得時鐘相位噪聲與提取自ADC測得SNR的時鐘抖動的匹配程度。如圖11所示，一個使用Toyocom 491.52-MHz VCXO的TI CDCE72010用于產(chǎn)生122.88-MHz采樣時鐘，同時我們利用Agilent的E5052A來對濾波相位噪聲輸出進行測量。利用一個SNR主要受限于采樣時鐘抖動的輸入頻率對兩種不同的TI數(shù)據(jù)轉(zhuǎn)換器(ADS54RF63和ADS5483)進行評估?？焖俑道锶~變換 (FFT) 的大小為131000點。

?

　　圖11 濾波后時鐘相關(guān)性測試裝置結(jié)構(gòu)

　　圖12所示曲線圖描述了濾波后CDCE72010 LVCMOS輸出的測得輸出相位噪聲。131000點的FFT大小將低積分帶寬設(shè)定為~500Hz。積分上限由帶通濾波器設(shè)定，其影響在相位噪聲曲線圖中清晰可見。超出曲線圖所示帶通濾波器限制的相位噪聲為E5052A的噪聲底限，不應(yīng)包括在抖動計算中。濾波后相位噪聲輸出的積分帶來~90 fs的時鐘抖動。

?

　　圖12 濾波后時鐘的測得相位噪聲

　　接下來，我們建立起了熱噪聲基線。我們直接從~35 fs抖動的時鐘源生成器使用濾波后采樣時鐘對兩種ADC采樣，而CDCE72010被繞過了。將輸入頻率設(shè)定為10MHz，預計對時鐘抖動SNR無影響。然后，通過增加輸入頻率至SNR主要為抖動限制的頻率，確定每個ADC的孔徑抖動。由于采樣時鐘抖動遠低于估計ADC孔徑抖動，因此計算應(yīng)該非常準確。另外還需注意，時鐘源的輸出振幅應(yīng)會增加(但沒有多到超出ADC的最大額定值)，從而升高時鐘信號的轉(zhuǎn)換率，直到SNR穩(wěn)定下來為止。

　　我們知道時鐘源生成器濾波后輸出的外部時鐘抖動為~35 fs，因此我們可以利用測得的SNR結(jié)果，然后對第1部分(請參見參考文獻1)中的方程式1、2和3求解孔徑抖動值，從而計算得到ADC孔徑抖動，請參見下面的方程式4。表3列舉了每種ADC測得的SNR結(jié)果以及計算得孔徑抖動。

?

　　表3 測得的SNR和計算得抖動

　　利用ADC孔徑抖動和CDCE72010的采樣時鐘抖動，可以計算出ADC的SNR，并與實際測量結(jié)果對比。使用ADC孔徑抖動可以通過測得SNR值計算出CDCE72010的采樣時鐘抖動，如表4所列。乍一看，預計SNR值有些接近測得值。但是，將兩種ADC計算得出的采樣時鐘抖動與90fs測得值對比時，出現(xiàn)另一幅不同的場景，其有相當多的不匹配。

　　不匹配的原因是，計算得出的孔徑抖動是基于時鐘源生成器的快速轉(zhuǎn)換速率。CDCE72010的LVCMOS輸出消除了時鐘信號的高階諧波，其有助于形成快速升降沿。圖13所示波形圖表明了帶通濾波器急劇降低未濾波LVCMOS輸出轉(zhuǎn)換速率，以及將方波轉(zhuǎn)換為正弦波的過程。

?

　　圖13 時鐘抖動對采樣時鐘轉(zhuǎn)換速率的影響

?

?

　　表4 90-fs時鐘抖動的SNR結(jié)果

　　改善轉(zhuǎn)換速率的一種方法是：在CDCE72010的LVCMOS輸出和帶通濾波器之間添加一個具有相當量增益的低噪聲RF放大器，參見圖14。該放大器應(yīng)該放置于濾波器前面，這樣便可以將其對時鐘信號的噪聲影響程度限定在濾波器帶寬，而非ADC的時鐘輸入帶寬。由于下一個試驗的放大器具有21dB的增益，因此我們在帶通濾波器后面增加了一個可變衰減器，旨在匹配濾波后LVCMOS信號到時鐘生成器濾波后輸出的轉(zhuǎn)換速率。該衰減器可防止ADC的時鐘輸入超出最大額定值。

?

　　圖14 帶通濾波器前面添加RF放大器來降低轉(zhuǎn)換速率

　　通過在時鐘輸入通路中安裝低噪聲RF放大器，兩個數(shù)據(jù)轉(zhuǎn)換器重復進行了高輸入頻率的SNR測量，其結(jié)果如表5所示。我們可以看到，測得SNR和預計SNR匹配的非常好。使用下面的方程式 5，計算得到的時鐘抖動值在90-fs時鐘抖動的5fs以內(nèi)，其結(jié)果通過相位噪聲測得推導得出。

?

　　表5 90-fs時鐘抖動和RF放大器的SNR結(jié)果

?

　　未濾波采樣時鐘試驗

　　為了強調(diào)濾波采樣時鐘的重要性，在下一個試驗中，我們將時鐘帶通濾波器從CDCE72010輸出端去除。在圖15所示結(jié)構(gòu)中，我們使用了E5052A相位噪聲分析儀來捕獲時鐘相位噪聲。但是不幸的是，該分析儀對相位噪聲的測量僅達到40-MHz載波頻率偏移，并且在這點以外沒有給出任何相位噪聲特性的相關(guān)信息。

?

　　圖15 未濾波采樣時鐘輸入的測試裝置結(jié)構(gòu)

　　要設(shè)定使用未濾波時鐘時的正確積分上限，我們必須再一次復習一下采樣理論。CDCE72010的未濾波時鐘輸出看起來像一種具有快速升降沿的方波，而其升降沿由時鐘頻率的基頻正弦波高階諧波引起。這些諧波的振幅比基頻低，且其振幅隨諧波階增加而下降。

　　在采樣時間，基頻正弦波及高階諧波與輸入信號混頻，如圖16所示。(為了簡單起見，僅顯示了一個諧波。)因此，三階諧波周圍的相位噪聲與輸入信號混頻，而第三諧波也形成一個混頻結(jié)果。但是，由于時鐘信號的第三諧波的振幅更低，因此該混頻結(jié)果的振幅也被降低。

?

　　圖16 采樣時間時鐘基頻及其諧波與輸入信號混頻

　　兩個采樣信號組合在一起時，我們可以看到，一旦振幅差異超出~3 dB時，由第三諧波引起的總相位噪聲減弱為最小。由于基頻和第三諧波之間的交叉點為2 × fs，將寬帶相位噪聲積分至2 × fs可以得到相當準確的結(jié)果。

　　如后面圖19所示，CDCE72010的未濾波LVCMOS輸出相位噪聲在–153 dBc/Hz附近穩(wěn)定，其始于~10 MHz偏移頻率，原因可能是LVCMOS輸出緩沖器的熱噪聲。ADS54RF63 EVM具有~1 GHz(受限于變壓器)的時鐘輸入帶寬;因此理論上而言，應(yīng)該可以對相位噪聲求積分為~1GHz(在900-MHz偏移頻率的3dB時下降)。這會帶來~1.27ps的采樣時鐘抖動，并將fIN = 1GHz的SNR降至~42.8 dBFS!

?

　　圖17 低通濾波器前面添加RF放大器來降低轉(zhuǎn)換速率

?

　　圖18 不同低通濾波器限制相位噪聲

?

　　圖19 外推 (extrapolate) 123-MHz偏移頻率的未濾波相位噪聲

　　實際SNR測量結(jié)果比表6所列要好不少。對比實際測量結(jié)果，計算得時鐘抖動和SNR之間存在巨大的差異。這表明，LVCMOS輸出的相位噪聲實際較好地限定在由變壓器決定的900-MHz偏移頻率界限以內(nèi)。

?

　　表6 1.27-ps時鐘抖動的SNR結(jié)果

　　為了證明未濾波時鐘信號的相位噪聲需要積分至約兩倍采樣頻率，我們實施了如下試驗：在CDCE72010輸出和ADS54RF63時鐘輸入之間添加不同的低通濾波器。

　　需要注意的是，與先前試驗中的帶通濾波器一樣，3X時鐘頻率以下帶寬的低通濾波器降低了時鐘信號的轉(zhuǎn)換速率。低通濾波器消除了會產(chǎn)生更快速時鐘信號升時間和轉(zhuǎn)換速率的高階諧波，從而增加了ADC的孔徑抖動。正因如此，我們將前面試驗的相同低噪聲RF放大器添加到時鐘通路，并且利用可變衰減器讓轉(zhuǎn)換速率匹配信號生成器(參見圖17)。

　　將不同轉(zhuǎn)角頻率的低通濾波器用于ADS54RF63的采樣時鐘(如圖18所示)，得到了一些如表7所列有趣值。該試驗結(jié)果表明，LVCMOS輸出對時鐘抖動的相位噪聲影響被限制在約200到250 MHz，其相當于122.88-MHz時鐘信號的80-MHz到130-MHz偏移頻率，并約為2x采樣頻率。因此，將寬帶相位噪聲擴至123-MHz偏移頻率，會產(chǎn)生~445 fs的時鐘抖動，如圖19所示。理想情況下，積分下限應(yīng)該位于500 Hz處(原因是選擇的131000點FFT);但是，500-Hz到1 kMz偏移頻率的抖動貢獻值極其低，因此為了簡單起見其在本測量中被忽略。

?

　　表7 ADS54RF63的測得SNR

　　利用調(diào)節(jié)后的相位噪聲曲線圖，計算得抖動較好地匹配了SNR測量結(jié)果，其在ADS54RF63和ADS5483的10到30fs范圍內(nèi)(參見表8)?？紤]到在第三諧波周圍可能存在相位噪聲的較小時鐘抖動影響，該計算得SNR只是一種非常接近的估算結(jié)果。

?

　　表8 445-fs時鐘抖動的SNR結(jié)果

?

　　表9 濾波后及未濾波時鐘的測得SNR

　　結(jié)論

　　本文介紹了使用某個濾波或未濾波時鐘源時，如何正確地估算數(shù)據(jù)轉(zhuǎn)換器的SNR。表9概括了得到的結(jié)果。盡管時鐘輸入的帶通濾波器對于最小化時鐘抖動是必要的，但實驗表明它會降低時鐘轉(zhuǎn)換速率，并使ADC的孔徑抖動降級。因此，最佳的時鐘解決方案應(yīng)包括一個限制相噪影響的帶通濾波器，以及一定的時鐘振幅放大和轉(zhuǎn)換速率，目的是最小化ADC的孔徑抖動。