完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > VerilogHDL
文章:15個 視頻:55個 瀏覽:19095次 帖子:12個
verilogHDL用于FPGA設(shè)計時的知識點匯總
里面ChatGPT的回答,第一章作為基礎(chǔ)部分,就一筆帶過了。主要就是一些器件介紹,語法和設(shè)計方法,這部分也是最容易掌握的部分。
2023-06-29 標簽:fpga數(shù)字設(shè)計VerilogHDL 492 0
任務就是一段封裝在“task-endtask”之間的程序。任務是通過調(diào)用來執(zhí)行的,而且只有在調(diào)用時才執(zhí)行
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)...
2023-01-12 標簽:fpgaC語言VerilogHDL 480 0
FPGA設(shè)計案例:數(shù)據(jù)緩存模塊設(shè)計與驗證實驗
本文設(shè)計思想采用明德?lián)P至簡設(shè)計法。上一篇博文中定制了自定義MAC IP的結(jié)構(gòu),在用戶側(cè)需要位寬轉(zhuǎn)換及數(shù)據(jù)緩存。本文以TX方向為例,設(shè)計并驗證發(fā)送緩存模塊...
2020-12-28 標簽:fpga數(shù)據(jù)緩存VerilogHDL 2803 0
FPGA設(shè)計案例之VerilogHDL可綜合設(shè)計
一、邏輯設(shè)計 (1)組合邏輯設(shè)計 下面是一些用Verilog進行組合邏輯設(shè)計時的一些注意事項: ①組合邏輯可以得到兩種常用的RTL 級描述方式。第一種是...
2020-11-23 標簽:fpga鎖存器VerilogHDL 3461 0
對于VerilogHDL語言中,經(jīng)常在always模塊中,面臨兩種賦值方式:阻塞賦值和非阻塞賦值。對于初學者,往往非常迷惑這兩種賦值方式的用法,本章節(jié)主...
2020-11-19 標簽:比較器VerilogHDL 1162 0
VerilogHDL Synthesis實用入門教程立即下載
類別:電子資料 2021-03-28 標簽:SynthesisVerilogHDL 505 0
以太網(wǎng)物理層的有什么基本功能?如何通過Verilog HDL實現(xiàn)立即下載
類別:通信網(wǎng)絡(luò) 2018-09-18 標簽:以太網(wǎng)VerilogHDL 3809 1
基于PCM采編器的VerilogHDL語言設(shè)計立即下載
類別:嵌入式開發(fā) 2017-10-31 標簽:VerilogHDL采編器 2155 0
類別:嵌入式開發(fā) 2017-05-22 標簽:eda技術(shù)veriloghdl 1130 0
類別:電子教材 2017-05-03 標簽:veriloghdl 2233 0
類別:FPGA/ASIC 2016-11-10 標簽:VHDLVerilogHDL 928 0
類別:FPGA/ASIC 2016-11-10 標簽:VerilogHDL 1086 0
類別:FPGA/ASIC 2016-11-10 標簽:VerilogHDL 784 0
類別:FPGA/ASIC 2016-10-12 標簽:Verilog建模VerilogHDL 913 0
Verilog_HDL基礎(chǔ)知識非常好的學習教程立即下載
類別:FPGA/ASIC 2016-01-08 標簽:VerilogHDL 887 1
VerilogHDL語言連續(xù)賦值與過程賦值方式如何區(qū)分
如何區(qū)分VerilogHDL語言連續(xù)賦值與過程賦值方式
2020-07-20 標簽:VerilogHDL硬件描述語言 6559 0
組合邏輯可以得到兩種常用的RTL 級描述方式。第一種是always 模塊的觸發(fā)事件為電平敏感信號列表;第二種就是用assign 關(guān)鍵字描述的數(shù)據(jù)流賦值語句。
2020-07-17 標簽:fpgaVerilogHDL 756 0
對于VerilogHDL語言中,經(jīng)常在always模塊中,面臨兩種賦值方式:阻塞賦值和非阻塞賦值。對于初學者,往往非常迷惑這兩種賦值方式的用法,本章節(jié)主...
2020-01-30 標簽:阻塞賦值VerilogHDL 2.2萬 0
編譯預處理是VerilogHDL編譯系統(tǒng)的一個組成部分,指編譯系統(tǒng)會對一些特殊命令進行預處理,然后將預處理結(jié)果和源程序一起在進行通常的編譯處理。以”`”...
2019-03-26 標簽:編譯系統(tǒng)VerilogHDL 766 0
基于FPGA用VerilogHDL設(shè)計實現(xiàn)DDS直接頻率合成的方法
DDS的具體工作過程如圖1所示。N位相位累加器由N位加法器和N位累加寄存器組成。每來一個時鐘脈沖,N位加法器將頻率控制字K與N位累加寄存器輸出的累加相位...
2017-11-24 標簽:ddsveriloghdl 7566 0
基于VerilogHDL語言的FIR數(shù)字濾波器設(shè)計與實現(xiàn)
引言 數(shù)字濾波器是語音與圖像處理、模式識別、雷達信號處理、頻譜分析等應用中的一種基本的處理部件, 它能滿足波器對幅度和相位特性的嚴格要求, 避免模擬濾波...
2012-08-13 標簽:寄存器數(shù)字濾波器FIR 3793 0
介紹利用自動化綜合工具在編碼和綜合的階段完成用于HDTV芯片設(shè)計的優(yōu)化
2012-06-15 標簽:VerilogVerilogHDL 1644 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |