深度分析：BGA封裝與PCB差分互連結構的設計與優(yōu)化資料下載

摘要：隨著電子系統(tǒng)通信速率的不斷提升，BGA封裝與PCB互連區(qū)域的信號完整性問題越來越突出。 針對高速BGA封裝與PCB差分互連結構進行設計與優(yōu)化，著重分析封裝與PCB互連區(qū)域差分布線方式，信號布局方式，信號孔/地孔比，布線層與過孔殘樁這四個方面對高速差分信號傳輸性能和串擾的具體影響。 利用全波電磁場仿真軟件CST建立3D仿真模型，時頻域仿真驗證了所述的優(yōu)化方法能夠有效改善高速差分信號傳輸性能，減小信號間串擾，實現(xiàn)更好的信號隔離。 近年來，球柵陣列（BGA）封裝因體積小，引腳多，信號完整性和散熱性能佳等優(yōu)點而成為高速IC廣泛采用的封裝類型。 為了適應高速信號傳輸，芯片多采用差分信號傳輸方式。隨著芯片I/O 引腳數(shù)量越來越多，BGA焊點間距越來越小，由焊點、過孔以及印制線構成的差分互連結構所產生的寄生效應將導致衰減、串擾等一系列信號完整性問題，這對高速互連設計提出了嚴峻挑戰(zhàn)。 目前國內外學者對于板級信號完整性問題的研究仍多集中于水平傳輸線或者單個過孔的建模與仿真，頻率大多在20 GHz以內。對于包括過孔、傳輸線的差分互連結構的傳輸性能以及耦合問題研究較少。并沒有多少技術去減少封裝與PCB互連區(qū)域垂直過孔間的串擾。 文章針對高速BGA封裝與PCB差分互連結構進行設計與優(yōu)化。著重分析改進差分布線方式，信號布局方式，信號孔/地孔比，布線層與背鉆這四個方面對改善高速差分信號傳輸性能和串擾的具體影響。利用全波電磁場仿真軟件CST微波工作室建立3D仿真模型。仿真頻率達到40 GHz，在時域和頻域同時驗證了所述優(yōu)化方法的有效性。 1、物理模型 1.1 差分互連結構 在高速信號傳輸中，差分信號因具有減小軌道塌陷和電磁干擾、提高增益、消除共模噪聲和開關噪聲干擾等優(yōu)點而被廣泛使用。高速差分信號通過IC封裝到達PCB板各層進行傳播，為了實現(xiàn)BGA封裝基板與PCB各層的電氣連接，由水平差分線和垂直差分過孔共同構成了差分互連結構，如圖1所示。 圖1 BGA封裝與PCB板垂直互連結構 1.2 仿真環(huán)境及參數(shù)設置 本文采用的仿真環(huán)境為全波電磁場仿真軟件CST微波工作室，集時頻域算法為一體，含多個全波及高頻算法，可仿真任意結構、任意材料下的S 參數(shù)，并可以與電路設計軟件聯(lián)合仿真。