同步電路設(shè)計(jì)中CLOCK SKEW的分析說(shuō)明

　　Clock shew是數(shù)字集成電路設(shè)計(jì)中一個(gè)重要的因素。本文比較了在同步電路設(shè)計(jì)中0clock shew和非0clock shew時(shí)鐘分布對(duì)電路性能的影響，分析了通過(guò)調(diào)整時(shí)鐘樹(shù)中CLOCK SKEW來(lái)改善電路性能的方法，從而說(shuō)明非0clock shew時(shí)鐘分布是如何提高同步電路運(yùn)行的最大時(shí)鐘頻率的。

　　在當(dāng)前的數(shù)字集成電路設(shè)計(jì)中，同步電路占了很大部分。所謂同步電路，也就是電路中的數(shù)據(jù)鎖存是由一個(gè)或多個(gè)分布在全電路中的時(shí)鐘信號(hào)來(lái)控制的。同步電路中包含三種主要結(jié)構(gòu)：組合電路、時(shí)序電路和時(shí)鐘分布網(wǎng)絡(luò)。組合電路用來(lái)實(shí)現(xiàn)各種邏輯計(jì)算；時(shí)序電路作為存儲(chǔ)單元，用來(lái)存儲(chǔ)由時(shí)序電路計(jì)算得到的邏輯值；時(shí)鐘分布網(wǎng)絡(luò)的作用是向整個(gè)電路中的時(shí)序邏輯提供正確的時(shí)鐘信號(hào)，以達(dá)到使整個(gè)電路正確運(yùn)行的目的。同步電路中這三種結(jié)構(gòu)之間的關(guān)系可用圖1來(lái)表示。

　　可以看出，時(shí)鐘網(wǎng)絡(luò)在同步系統(tǒng)中的作用非常重要，正確的時(shí)鐘網(wǎng)絡(luò)可以避免在同步電路中出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)及邏輯錯(cuò)誤。只有保證到達(dá)各個(gè)時(shí)序單元（包括寄存器、鎖存器）的時(shí)鐘信號(hào)的時(shí)序是正確的，才能保證時(shí)序單元在每個(gè)時(shí)鐘周期鎖存得到正確的邏輯值，從而保證整個(gè)電路功能的正確。