0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

三個(gè)命令生成的報(bào)告中均可顯示Clock Skew的具體數(shù)值

電子工程師 ? 來(lái)源:未知 ? 作者:李倩 ? 2018-11-07 11:08 ? 次閱讀

過(guò)大的Clock Skew也可能導(dǎo)致時(shí)序違例,尤其是其數(shù)值超過(guò)0.5ns時(shí)。如下三個(gè)命令生成的報(bào)告中均可顯示Clock Skew的具體數(shù)值。

report_design_analysis

report_timing_summary

report_timing

降低Clock Skew可采用如下流程操作。

圖片來(lái)源: page 8, ug1292

1

異步跨時(shí)鐘域路徑是否被安全合理地約束

時(shí)鐘關(guān)系有兩種:同步時(shí)鐘和異步時(shí)鐘。如果發(fā)送時(shí)鐘和接收時(shí)鐘是同源的,例如來(lái)自于同一個(gè)MMCM,則認(rèn)為二者是同步時(shí)鐘,否則就按異步時(shí)鐘處理。對(duì)于異步跨時(shí)鐘域路徑,可采用如下三者之一進(jìn)行約束:

set_clock_groups

set_false_path

set_max_delay -datapath_only

2

發(fā)送時(shí)鐘和接收時(shí)鐘的時(shí)鐘樹(shù)結(jié)構(gòu)是否平衡

時(shí)鐘樹(shù)結(jié)構(gòu)其實(shí)就是時(shí)鐘的拓?fù)浣Y(jié)構(gòu)。從發(fā)送時(shí)鐘和接收時(shí)鐘的角度看,平衡的時(shí)鐘樹(shù)結(jié)構(gòu)是指二者“走過(guò)相同或等效的路徑”。如下圖所示,發(fā)送時(shí)鐘和接收時(shí)鐘來(lái)自級(jí)聯(lián)的BUFG的不同位置上,這就是典型的不平衡時(shí)鐘樹(shù)。在設(shè)計(jì)中要避免這種情形。通過(guò)Tcl命令report_methodology可檢查出設(shè)計(jì)中級(jí)聯(lián)的BUFG。

<不推薦>

同時(shí),還要利用好BUFG_GT和BUFGCE_DIV,兩者均可實(shí)現(xiàn)簡(jiǎn)單地分頻。如下圖所示,利用BUFG_GT實(shí)現(xiàn)二分頻,從而節(jié)省了MMCM。

此外,還要保持時(shí)鐘路徑“干凈”,即不能在時(shí)鐘路徑上存在組合邏輯。在時(shí)序報(bào)告中,點(diǎn)擊如下圖標(biāo)記的按鈕,按下F4,在顯示時(shí)序路徑的同時(shí)也會(huì)顯示該路徑的時(shí)鐘拓?fù)浣Y(jié)構(gòu)。

3

檢查Clock Skew是否小于0.5ns

CLOCK_DELAY_GROUP可有效改善同步跨時(shí)鐘域路徑的Clock Skew,因此,Xilinx建議對(duì)于關(guān)鍵的同步跨時(shí)鐘域路徑,可通過(guò)設(shè)置該屬性降低Clock Skew,即使發(fā)送時(shí)鐘和接收時(shí)鐘具有相同的CLOCK_ROOT值。CLOCK_DELAY_GROUP的具體使用方法如下圖所示,其中clk1_net和clk2_net是Clock Buffer的輸出端連接的net。但是,避免過(guò)多使用該屬性,否則會(huì)適得其反。

4

時(shí)鐘是否同時(shí)驅(qū)動(dòng)I/O和Slice中的邏輯資源

如果時(shí)鐘同時(shí)驅(qū)動(dòng)I/O和Slice中的邏輯資源,且負(fù)載小于2000時(shí),可通過(guò)CLOCK_LOW_FANOUT屬性對(duì)相應(yīng)的時(shí)鐘net進(jìn)行設(shè)置,最終可使工具將該時(shí)鐘驅(qū)動(dòng)的所有負(fù)載放置在同一個(gè)時(shí)鐘域內(nèi)。通過(guò)命令report_clock_utilization生成的報(bào)告可查看每個(gè)時(shí)鐘的負(fù)載,如下圖所示。

CLOCK_LOW_FANOUT的具體使用方法如下圖所示。

5

檢查數(shù)據(jù)路徑是否穿越SLR或I/O Column如果時(shí)鐘負(fù)載較小且穿越SLR或I/O Column時(shí),可通過(guò)Pblock實(shí)施位置約束,將負(fù)載限定在一定區(qū)域內(nèi),例如在一個(gè)SLR內(nèi),以避免穿越一些特殊列,例如I/O Column。相反地,如果數(shù)據(jù)路徑并未穿越SLR或I/O Column,可嘗試對(duì)相應(yīng)的MMCM或PLL做位置約束,使其位于這些負(fù)載的中央。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    10

    文章

    1733

    瀏覽量

    131483
  • CLOCK SKEW
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    1548

原文標(biāo)題:深度解析ug1292(8)

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    哪些因此會(huì)導(dǎo)致時(shí)鐘skew過(guò)大呢?FPGA降低時(shí)鐘skew的幾種方法

    在時(shí)序報(bào)告,會(huì)顯示clock path skew,如果時(shí)鐘偏移超過(guò)0.5ns,就需要額外關(guān)注了。
    的頭像 發(fā)表于 03-13 09:06 ?1476次閱讀
    哪些因此會(huì)導(dǎo)致時(shí)鐘<b class='flag-5'>skew</b>過(guò)大呢?FPGA<b class='flag-5'>中</b>降低時(shí)鐘<b class='flag-5'>skew</b>的幾種方法

    求助!求解:電平器的三個(gè)端子和相電的具體接法

    求助!求解:電平器的三個(gè)端子和相電的具體接法。謝謝
    發(fā)表于 09-19 14:33

    為什么三個(gè)線電壓數(shù)值不同,怎么會(huì)有220的線電壓?

    為什么三個(gè)線電壓數(shù)值不同,怎么會(huì)有220的線電壓??。。?!??
    發(fā)表于 04-30 22:13

    如何減小clock skew?

    求助大神,clock skew太大,導(dǎo)致時(shí)序違規(guī)怎么破?時(shí)鐘由DCM輸出,已經(jīng)過(guò)BUFG
    發(fā)表于 01-14 17:00

    時(shí)鐘向?qū)?b class='flag-5'>中是否有一個(gè)功能可以指導(dǎo)兩個(gè)PLL生成沒(méi)有偏斜的時(shí)鐘?

    我想生成8個(gè)相位時(shí)鐘。所以為此,我將不得不使用兩個(gè)PLL。我想確保所有生成的時(shí)鐘都沒(méi)有時(shí)鐘偏差。時(shí)鐘向?qū)?b class='flag-5'>中是否有一
    發(fā)表于 10-11 15:01

    LabviewDBL數(shù)值常量控件出現(xiàn)了三個(gè)

    這個(gè)DBL數(shù)值常量顯示為數(shù)組時(shí)為什么出現(xiàn)了三個(gè)框,這三個(gè)框分別代表什么呀,謝謝
    發(fā)表于 05-28 21:11

    非常高效三個(gè)linux shell命令分享

    了開(kāi)發(fā)效率。本文淺析三個(gè)非常高效的linux shell命令(awk,grep,sed),在開(kāi)發(fā)工程的實(shí)際應(yīng)用。1,從系統(tǒng)命令的打印獲取
    發(fā)表于 12-23 06:38

    Skew Correction Using Delay Li

    " of phased signals such as data and clock signals. Skew can be caused by signal delays in the signal path or inherent incompatibilities
    發(fā)表于 04-22 11:21 ?1289次閱讀
    <b class='flag-5'>Skew</b> Correction Using Delay Li

    使用NoKia手機(jī)的三個(gè)技巧

    使用NoKia手機(jī)的三個(gè)技巧 一、中文手機(jī)節(jié)電妙法  基本上現(xiàn)在所有在國(guó)內(nèi)銷(xiāo)售的NOKIA手機(jī)都支持中文菜單顯示,實(shí)際上,使用中文顯示
    發(fā)表于 02-06 14:30 ?1346次閱讀

    電腦木馬識(shí)別的三個(gè)命令(不可不知)

    電腦木馬識(shí)別的三個(gè)命令(不可不知) 一些基本的命令往往可以在保護(hù)網(wǎng)絡(luò)安全上起到很大的作用,下面幾條命令的作用就非常突出。
    發(fā)表于 02-23 14:17 ?1186次閱讀

    DSP硬件課程的三個(gè)實(shí)驗(yàn)報(bào)告資料合集免費(fèi)下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是DSP硬件課程的三個(gè)實(shí)驗(yàn)報(bào)告資料合集免費(fèi)下載包括了:實(shí)驗(yàn)一:常規(guī)指令實(shí)驗(yàn),實(shí)驗(yàn)二 算法實(shí)驗(yàn),實(shí)驗(yàn) 高通濾波器設(shè)計(jì)實(shí)驗(yàn)(IIR)
    發(fā)表于 06-26 16:56 ?4次下載

    同步電路設(shè)計(jì)CLOCK SKEW的分析說(shuō)明

    Clock shew是數(shù)字集成電路設(shè)計(jì)中一個(gè)重要的因素。本文比較了在同步電路設(shè)計(jì)0clock shew和非0clock shew時(shí)鐘分布對(duì)
    發(fā)表于 01-14 16:26 ?21次下載
    同步電路設(shè)計(jì)<b class='flag-5'>中</b><b class='flag-5'>CLOCK</b> <b class='flag-5'>SKEW</b>的分析說(shuō)明

    Qt三個(gè)exec之間有什么聯(lián)系

    在Qt,常見(jiàn)到三個(gè)exec,第一個(gè)是QApplication::exec(),第二個(gè)是QEventLoop::exec,第三個(gè)是QThre
    的頭像 發(fā)表于 03-06 09:44 ?2425次閱讀

    range里面三個(gè)參數(shù)的含義

    在Python,range()是一個(gè)內(nèi)置函數(shù),用于生成個(gè)整數(shù)序列。range()的三個(gè)參數(shù)分別代表起始值、終止值和步長(zhǎng)。下面將詳盡、詳實(shí)
    的頭像 發(fā)表于 11-21 14:47 ?9545次閱讀

    linux關(guān)機(jī)的三個(gè)命令

    在Linux系統(tǒng),常用的關(guān)機(jī)命令三個(gè):shutdown、poweroff和halt。下面是對(duì)這三個(gè)命令的詳細(xì)解釋: shutdown
    的頭像 發(fā)表于 11-26 15:33 ?3139次閱讀