基于DSP的FPGA配置方法研究與實(shí)現(xiàn)

　　配置 ＦＰＧＡ 即是要把開發(fā)工具已經(jīng)綜合好的程序

　　文件按一定的時(shí)序?qū)懭?ＦＰＧＡ 芯片中。而 Ｘｉｌｉｎｘ 的開

　　發(fā)環(huán)境可以根據(jù)用戶的選擇產(chǎn)生多種文件格式，以的后綴名區(qū)分。不同的文件格式包含了不同的信息，有

　　不同的用途。最常用的格式有．ｍｃｓ格式、．ｂｉｔ格 式 和

　?。猓椋罡袷?，其中，．ｍｃｓ文件是給 ＦＰＧＡ 的配置芯片燒寫

　　程序時(shí) 使 用 的，而．ｂｉｔ和．ｂｉｎ文件都是直接給 ＦＰＧＡ

　　燒寫程序 時(shí) 使 用 的。所 不 同 的 是，．ｂｉｎ只 包 含 了 最 原

　　始的配置數(shù)據(jù)，而．ｂｉｔ文件除包含有最原始的配置數(shù)據(jù)

　　外，還 在 開 頭 添 加 有 頭 部 冗 余 信 息，里 面 包 含 了 當(dāng) 前

　　ＩＳＥ工程的名字、器 件 型 號(hào)、編 譯 時(shí) 間 等。這 部 分 信 息

　　是不應(yīng)該燒寫到 ＦＰＧＡ 芯片中去的，因此，本文選擇使

　　用．ｂｉｎ文件來 對(duì) ＦＰＧＡ 進(jìn) 行 配 置。一 般 的，此 配 置 文

　　件數(shù)據(jù)都是 以 Ｘｉｌｉｎｘ指 定 的１６進(jìn) 制 同 步 字 符 ＦＦＦＦ

　?。疲疲疲疲粒粒梗梗担担叮堕_頭，并在重復(fù)４次１６進(jìn)制同步

　　字符２０００００００后結(jié)束。

　　由于被動(dòng)并行的配置方式省去了 配 置 芯 片，因 此，

　?。疲校牵脸绦蛐枰?ＤＳＰ程序共同存入 ＦＬＡＳＨ 芯片中。

　　本文選擇使用 ＡＤ公司的ＤＳＰ，其燒寫ＦＬＡＳＨ 用的程序

　　文件格式為．ｌｄｒ，每行是由１６進(jìn)制的０ｘＸＸＸＸＸＸＸＸ 數(shù)

　　據(jù)組成。所以，應(yīng)該對(duì) ＦＰＧＡ 所用的．ｂｉｎ文件進(jìn)行格式

　　轉(zhuǎn)換。利用 Ｍａｔｌａｂ工具，可以實(shí)現(xiàn)這一功能。要注意的

　　是，．ｂｉｎ文件其實(shí)是 ＡＳＣＩＩ碼形式，要轉(zhuǎn)換成 ＡＳＣＩＩ碼的

　　二進(jìn)制碼才能使用。．ｂｉｎ文件是由若干個(gè)２位的１６進(jìn)制

　　數(shù)據(jù)構(gòu)成的，對(duì)每個(gè)數(shù)據(jù)ａ（ｉ）首先分別提取高低位，可通

　　過 Ｍａｔｌａｂ的函數(shù)ｆｌｏｏｒ（ａ（ｉ）／１６）和 ｍｏｄ（ａ（ｉ），１６）來分別

　　實(shí)現(xiàn)［１］。然后對(duì)提取后的數(shù)據(jù)ｄ進(jìn)行格式碼轉(zhuǎn)換，相應(yīng)

　　的 ｍａｔｌａｂ程序如下：

　?。椋妫ǎ洌迹保埃?/p>

　?。洌剑洌矗?；

　　ｅｌｓｅ

　?。洌?ｄ＋５５；

　?。澹睿?/p>