0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

IIC總線的FPGA實現(xiàn)說明

Hack電子 ? 來源:Hack電子 ? 2024-01-05 10:16 ? 次閱讀

一、摘要

DE2_TV中,有關于寄存器的配置的部分,采用的方法是通過IIC的功能,這里對IIC總線的FPGA實現(xiàn)做個說明。

二、實驗平臺

軟件平臺:ModelSim-Altera 6.4a (Quartus II 9.0)

硬件平臺:DIY_DE2

三、實驗原理

1、IIC總線器件工作原理

在IIC總線上傳送信息時的時鐘同步信號是由掛接在SCL時鐘線上的所有器件的邏輯“與”完成的。SCL線上由高電平到低電平的跳變將影響到這些器件,一旦某個器件的時鐘信號變?yōu)榈碗娖剑瑢⑹筍CL線上所有器件開始并保護低電平期。此時,低電平周期短的器件的時鐘由低至高的跳變并不影響SCL線的狀態(tài),這些器件將進入高電平等待的狀態(tài)。

當所有器件的時鐘信號都變?yōu)楦唠娖綍r,低電平期結束,SCL線被釋放返回高電平,即所有的器件都同時開始它們的高電平期。其后,第一個結束高電平期的器件又將SCL線拉成低電平。這樣就在SCL線上產生一個同步時鐘??梢?,時鐘低電平時間由時鐘低電平期最長的器件決定,而時鐘高電平時間由時鐘高電平期最短的器件決定。

IIC總線上數(shù)據(jù)的傳輸速率在標準模式下可達100kbit/s 在快速模式下可達400kbit/s 在高速模式下可達3.4Mbit/s ,連接到總線的接口數(shù)量只由總線電容是400pF 的限制決定。

2、IIC總線的傳輸協(xié)議與數(shù)據(jù)傳送時序

(1)起始和停止條件

在數(shù)據(jù)傳送過程中,必須確認數(shù)據(jù)傳送的開始和結束。在IIC總線技術規(guī)范中,開始和結束信號(也稱啟動和停止信號)的定義如圖1所示。1347e88e-ab6f-11ee-8b88-92fbcf53809c.jpg

圖1起始和停止信號圖

開始信號:當時鐘總線SCL為高電平時,數(shù)據(jù)線SDA由高電平向低電平跳變,開始傳送數(shù)據(jù)。

結束信號:當SCL線為高電平時,SDA線從低電平向高電平跳變,結束傳送數(shù)據(jù)。

開始和結束信號都是由主器件產生。在開始信號以后,總線即被認為處于忙狀態(tài),其它器件不能再產生開始信號。主器件在結束信號以后退出主器件角色,經過一段時間過,總線被認為是空閑的。(2)數(shù)據(jù)格式

IIC總線數(shù)據(jù)傳送采用時鐘脈沖逐位串行傳送方式,在SCL的低電平期間,SDA線上高、低電平能變化,在高電平期間,SDA上數(shù)據(jù)必須保護穩(wěn)定,以便接收器采樣接收,時序如圖2所示。

1352784e-ab6f-11ee-8b88-92fbcf53809c.jpg

圖2 數(shù)據(jù)傳送時序圖

IIC總線發(fā)送器送到SDA線上的每個字節(jié)必須為8位長,傳送時高位在前,低位在后。與之對應,主器件在SCL線上產生8個脈沖;第9個脈沖低電平期間,發(fā)送器釋放SDA線,接收器把SDA線拉低,以給出一個接收確認位;第9個脈沖高電平期間,發(fā)送器收到這個確認位然后開始下一字節(jié)的傳送,下一個字節(jié)的第一個脈沖低電平期間接收器釋放SDA。每個字節(jié)需要9個脈沖,每次傳送的字節(jié)數(shù)是不受限制的。

IIC總線的數(shù)據(jù)傳送格式是在IIC總線開始信號后,送出的第一字節(jié)數(shù)據(jù)是用來選擇從器件地址的,其中前7位為地址碼,第8位為方向位(R/W)。方向位為“0”表示發(fā)送,即主器件把信息寫到所選擇的從器件中;方向位為“1”表示主器件將從從器件讀信息。格式如下:

13609780-ab6f-11ee-8b88-92fbcf53809c.jpg

開始信號后,系統(tǒng)中的各個器件將自己的地址和主器件送到總線上的地址進行比較,如果與主器件發(fā)送到總線上的地址一致,則該器件即被主器件尋址的器件,其接收信息還是發(fā)送信息則由第8位(R/W)決定。發(fā)送完第一個字節(jié)后再開始發(fā)數(shù)據(jù)信號。(3)響應

數(shù)據(jù)傳輸必須帶響應。相關的響應時鐘脈沖由主機產生,當主器件發(fā)送完一字節(jié)的數(shù)據(jù)后,接著發(fā)出對應于SCL線上的一個時鐘(ACK)認可位,此時鐘內主器件釋放SDA線,一字節(jié)傳送結束,而從器件的響應信號將SDA線拉成低電平,使SDA在該時鐘的高電平期間為穩(wěn)定的低電平。從器件的響應信號結束后,SDA線返回高電平,進入下一個傳送周期。

通常被尋址的接收器在接收到的每個字節(jié)后必須產生一個響應。當從機不能響應從機地址時,從機必須使數(shù)據(jù)線保持高電平,主機然后產生一個停止條件終止傳輸或者產生重復起始條件開始新的傳輸。如果從機接收器響應了從機地址但是在傳輸了一段時間后不能接收更多數(shù)據(jù)字節(jié),主機必須再一次終止傳輸。這個情況用從機在第一個字節(jié)后沒有產生響應來表示。從機使數(shù)據(jù)線保持高電平主機產生一個停止或重復起始條件。完整的數(shù)據(jù)傳送過程如圖3所示。

1370bcb4-ab6f-11ee-8b88-92fbcf53809c.jpg

圖3 完整的數(shù)據(jù)傳送過程

另外,IIC總線還具有廣播呼叫地址用于尋址總線上所有器件的功能。若一個器件不需要廣播呼叫尋址中所提供的任何數(shù)據(jù),則可以忽咯該地址不作響應。如果該器件需要廣播呼叫尋址中按需提供的數(shù)據(jù),則應對地址作出響應,其表現(xiàn)為一個接收器。

四、實驗過程

根據(jù)上述的實驗原理,對DE2_TV中的IIC部分進行modelsim仿真。

1、IIC所需時鐘的仿真

FPGA作為IIC器件的主機,要產生IIC的工作時鐘,下面先對IIC所需的時鐘信號進行仿真。

待仿真的時鐘信號程序如下:13799a00-ab6f-11ee-8b88-92fbcf53809c.jpg

testbench程序如下:

138eec52-ab6f-11ee-8b88-92fbcf53809c.jpg

modelsim仿真的波形如下:

13a6fac2-ab6f-11ee-8b88-92fbcf53809c.jpg

圖4 IIC內部時鐘仿真圖

經過計算,IIC內部所用的時鐘頻率為40KHz。

2、IIC整體仿真

相關程序在附件中。下面是仿真波形。13bd2aae-ab6f-11ee-8b88-92fbcf53809c.jpg

圖5 IIC整體仿真波形圖

結合上述仿真波形圖和程序可以看出:

起始位:SCLK為高電平時,SDAT由高到低,指示IIC總線傳輸數(shù)據(jù)的開始;

之后,傳送一個字節(jié)的數(shù)據(jù),即4A,為從機的地址,隨后,跟了一個高電平,為應答位;

之后,傳送一個字節(jié)的數(shù)據(jù),即01,為從機地址的子地址,隨后,跟了一個高電平,為應答位;

之后,傳送一個字節(jié)的數(shù)據(jù),即08,為上面子地址寄存器配置的數(shù)據(jù),隨后,跟了一個高電平,為應答位;

最后,為停止位,SCLK為高電平時,SDAT由低到高,指示該次IIC總線傳輸數(shù)據(jù)的結束。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21736

    瀏覽量

    603248
  • 寄存器
    +關注

    關注

    31

    文章

    5342

    瀏覽量

    120328
  • 接口
    +關注

    關注

    33

    文章

    8593

    瀏覽量

    151132
  • 發(fā)送器
    +關注

    關注

    1

    文章

    259

    瀏覽量

    26819
  • IC總線
    +關注

    關注

    0

    文章

    8

    瀏覽量

    7212

原文標題:技術貨:IIC總線的FPGA實現(xiàn)

文章出處:【微信號:Hack電子,微信公眾號:Hack電子】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    IIC總線FPGA實現(xiàn)原理及過程

    IIC總線FPGA實現(xiàn)原理及過程 IIC總線概述 IIC
    的頭像 發(fā)表于 05-15 02:35 ?2261次閱讀
    <b class='flag-5'>IIC</b><b class='flag-5'>總線</b>的<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>原理及過程

    介紹IIC總線仲裁

    IIC總線
    電子電器
    發(fā)布于 :2023年02月07日 11:24:43

    FPGA實現(xiàn)模擬IIC總線

    FPGA模擬IIC總線工作,并通過總線與外部設備進行數(shù)據(jù)交流。
    發(fā)表于 05-08 08:07

    FPGA參賽作品】用fpga模擬IIC總線并與外部設備進行數(shù)據(jù)交流

    題目: 用FPGA模擬IIC總線工作,并通過總線與外部設備進行數(shù)據(jù)交流IIC總線 是早期由飛利浦
    發(fā)表于 05-16 16:08

    IIC總線時序啟動時序

    1. IIC描述上圖說明了在IIC總線拓撲中應該含有至少一個微控制器。該控制器通過IIC總線的S
    發(fā)表于 11-29 06:20

    IIC總線接口學習

    在多主設備IIC 總線模式下,多個S3C2440A 微處理器可以從從屬設備接收或發(fā)送串行數(shù)據(jù)。主設備S3C2440A 可以初始化和終止一個基于IIC 總線的數(shù)據(jù)傳輸。在S3C2440A
    發(fā)表于 04-27 15:31 ?61次下載
    <b class='flag-5'>IIC</b><b class='flag-5'>總線</b>接口學習

    iic總線的詳細說明

    iic總線的詳細說明,協(xié)議說明,教程,學習
    發(fā)表于 11-16 19:05 ?0次下載

    一文解讀IIC總線FPGA實現(xiàn)原理及過程

    本文首先介紹了IIC總線概念和IIC總線硬件結構,其次介紹了IIC總線典型應用,最后詳細介紹了
    發(fā)表于 05-31 10:56 ?6729次閱讀
    一文解讀<b class='flag-5'>IIC</b><b class='flag-5'>總線</b>的<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>原理及過程

    IIC總線接口的資料詳細說明

    S3C2440A RISC 微處理器可以支持多主設備 IIC 總線串行接口。專用串行數(shù)據(jù)線(SDA)和串行時鐘線(SCL)承載總線主設備和連接IIC
    發(fā)表于 05-18 08:00 ?6次下載
    <b class='flag-5'>IIC</b><b class='flag-5'>總線</b>接口的資料詳細<b class='flag-5'>說明</b>

    MCU_IIC總線

    MCU_IIC總線
    發(fā)表于 11-16 09:36 ?20次下載
    MCU_<b class='flag-5'>IIC</b><b class='flag-5'>總線</b>

    C51—模擬IIC總線實現(xiàn)EEPROM存取數(shù)據(jù)

    - 什么是IIC總線IIC總線是同步通信的一種特殊形式,具有接線口少、控制簡單、器件封裝形式小、通信速率高等特點。在主從通信中,可以有多個IIC
    發(fā)表于 11-29 11:21 ?5次下載
    C51—模擬<b class='flag-5'>IIC</b><b class='flag-5'>總線</b><b class='flag-5'>實現(xiàn)</b>EEPROM存取數(shù)據(jù)

    IIC通信總線尋址

    IIC的使用IIC總線簡介IIC通信時序IIC總線尋址IIC
    發(fā)表于 12-04 16:06 ?14次下載
    <b class='flag-5'>IIC</b>通信<b class='flag-5'>總線</b>尋址

    IIC總線上掛載多個從機的程序實現(xiàn)

    文章目錄IIC總線上掛在多個從機的程序實現(xiàn)IIC簡介:1、項目的硬件參考電路:2、程序實現(xiàn)IIC
    發(fā)表于 01-12 19:09 ?11次下載
    <b class='flag-5'>IIC</b><b class='flag-5'>總線</b>上掛載多個從機的程序<b class='flag-5'>實現(xiàn)</b>

    基于IIC總線FPGA實現(xiàn)方案

    IIC總線上傳送信息時的時鐘同步信號是由掛接在SCL時鐘線上的所有器件的邏輯“與”完成的。SCL線上由高電平到低電平的跳變將影響到這些器件,一旦某個器件的時鐘信號變?yōu)榈碗娖?,將使SCL線上所有器件開始并保護低電平期。
    發(fā)表于 12-02 09:25 ?544次閱讀

    IIC總線的原理與Verilog實現(xiàn)

    IIC(Inter-Integrated Circuit)總線是一種由PHILIPS公司開發(fā)的兩線式串行總線,用于連接微控制器及其外圍設備。
    發(fā)表于 06-30 09:03 ?1697次閱讀
    <b class='flag-5'>IIC</b><b class='flag-5'>總線</b>的原理與Verilog<b class='flag-5'>實現(xiàn)</b>