<abbr id="8uvsp"></abbr>

<center id="8uvsp"></center>

電子發(fā)燒友 > 產(chǎn)品頻道 > 產(chǎn)品詳情

SN65LVDS94 Serdes 解串器

數(shù)據(jù)： LVDS Serdes Receiver 數(shù)據(jù)表

描述

SN65LVDS94 LVDS serdes（串行器/解串器）接收器包含4個(gè)串行輸入7位并行移位寄存器，7×?xí)r鐘合成器和5個(gè)單個(gè)集成電路中的低壓差分信號（LVDS）線路接收器。這些功能允許從兼容的發(fā)送器（例如SN65LVDS93和SN65LVDS95）接收同步數(shù)據(jù)，通過五個(gè)平衡對導(dǎo)線，并以較低的傳輸速率擴(kuò)展到28位單端LVTTL同步數(shù)據(jù)。

接收時(shí)，接收高速LVDS數(shù)據(jù)并以LVDS輸入時(shí)鐘（CLKIN）的七倍速率加載到寄存器中。然后以CLKIN速率將數(shù)據(jù)卸載到28位寬的LVTTL并行總線。鎖相環(huán)時(shí)鐘合成器電路為內(nèi)部時(shí)鐘產(chǎn)生7×?xí)r鐘，為擴(kuò)展數(shù)據(jù)產(chǎn)生輸出時(shí)鐘。 SN65LVDS94在輸出時(shí)鐘（CLKOUT）的上升沿提供有效數(shù)據(jù)。

SN65LVDS94僅需要五個(gè)線路終端電阻用于差分輸入，很少或不需要控制。數(shù)據(jù)總線在發(fā)送器的輸入端和接收器的輸出端看起來相同，數(shù)據(jù)傳輸對用戶是透明的。唯一的用戶干預(yù)是可以使用關(guān)斷/清除（SHTDN \）低電平有效輸入來禁止時(shí)鐘并關(guān)閉LVDS接收器以降低功耗。該信號的低電平將所有內(nèi)部寄存器清零至低電平。

SN65LVDS94的特點(diǎn)是在-40°C至85°C的環(huán)境空氣溫度下工作。

特性

4:28數(shù)據(jù)通道擴(kuò)展速度高達(dá)每秒1.904千兆位吞吐量
適用于點(diǎn)對點(diǎn)子系統(tǒng)具有極低EMI的通信
4個(gè)數(shù)據(jù)通道和時(shí)鐘低壓差分通道輸入和28個(gè)數(shù)據(jù)和時(shí)鐘輸出低壓TTL通道輸出
采用3.3 V單電源供電和250 mW（典型值）
5 V容差SHTDN \輸入
上升時(shí)鐘邊沿觸發(fā)輸出
總線引腳容許4 kV HBM ESD
采用20 mil端子間距的薄收縮小外形封裝包裝
禁用時(shí)消耗<1 mW
寬鎖相輸入頻率范圍
PLL無需外部組件
符合或超過ANSI EIA /TIA-644標(biāo)準(zhǔn)的要求
工業(yè)溫度合格T _A = -40°C至85°C
更換DS90CR286

參數(shù) 與其它產(chǎn)品相比?SerDes/信道鏈路

?
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

SN65LVDS94
Channel-Link I ? ?
Deserializer ? ?
28 ? ?
28 to 4 ? ?
4 ? ?
LVDS ? ?
LVTTL ? ?
3.3 ? ?
1904 ? ?
Catalog ? ?
-40 to 85 ? ?
TSSOP ? ?
56TSSOP: 113 mm2: 8.1 x 14(TSSOP) ? ?
56TSSOP ? ?