電平標(biāo)準(zhǔn)M-LVDS接口學(xué)習(xí)筆記

一、M-LVDS概述

1） M-LVDS:英文全稱Multipoint-Low-Voltage DifferentialSignaling，中文全稱：多點(diǎn)低電壓差分信號(hào)，其主要目的是將點(diǎn)對(duì)點(diǎn)的LVDS延申用于解決多點(diǎn)應(yīng)用問題，因此其除了LVDS的相關(guān)低功耗、差分、抗干擾等特點(diǎn)外，其驅(qū)動(dòng)器輸出的強(qiáng)度更高，共模范圍更廣。

2） M-LVDS可認(rèn)為僅定義“物理層”標(biāo)準(zhǔn)，其僅定義了相關(guān)的電氣特性，因此也可被其他協(xié)議標(biāo)準(zhǔn)借用為其物理層接口。

3） M-LVDS相關(guān)規(guī)范標(biāo)準(zhǔn)：TIA/EIA-899 規(guī)范。

4） 使用場(chǎng)景：基于LVDS的多點(diǎn)應(yīng)用，比LVDS更強(qiáng)的噪聲容忍，比TIA/EIA-485(RS485)或控制器局域網(wǎng)CAN更低的功耗、更高速的傳輸。

二、拓?fù)浣Y(jié)構(gòu)

1） 點(diǎn)對(duì)點(diǎn)（point-to-point） 拓?fù)涮卣魅缦聢D所示：

1 *LVDS驅(qū)動(dòng)器、

1 *LVDS接收器、

1*LVDS差分傳輸介質(zhì)、

1 *端接匹配電阻（ 放置接收器端 ）、

單向通信@1組傳輸介質(zhì) ；

適用于TIA/EIA-644 (LVDS)。

2） 多分支（multidrop） 拓?fù)涮卣魅缦聢D所示：

1 *LVDS驅(qū)動(dòng)器、

N *LVDS接收器、

1*LVDS差分傳輸介質(zhì)、

1 *端接匹配電阻（ 放置在接收器最遠(yuǎn)端 ）、

單向通信@1組傳輸介質(zhì) ；

適用于TIA/EIA-644-A (LVDS, REV A)，基本上與LVDS類似（因?yàn)榻邮掌饔卸鄠€(gè)，特別規(guī)定了接收器的輸入端口漏電流大小，免得多個(gè)互連時(shí)漏電流太大），不特別說明了，有時(shí)候這個(gè)也簡稱為MLVDS。

3） 多點(diǎn)（multipoint）半雙工拓?fù)涮卣魅缦聢D所示：

N *LVDS驅(qū)動(dòng)器、

N *LVDS接收器、

1*LVDS差分傳輸介質(zhì)（半雙工總線中使用1對(duì)2根傳輸介質(zhì)）、

2 *端接匹配電阻（ 放置在一對(duì)傳輸線兩端 ）、

半雙工雙向通信@1對(duì)傳輸介質(zhì) ；

適用于M-LVDS (TIA/EIA-899)半雙工。

4） 多點(diǎn)（multipoint）全雙工拓?fù)涮卣魅缦聢D所示：

N *LVDS驅(qū)動(dòng)器、

N *LVDS接收器、

2 *LVDS差分傳輸介質(zhì)（全雙工總線中使用2對(duì)四根傳輸線）、

2*2端接匹配電阻（ 2@1對(duì)傳輸介質(zhì)兩端，2對(duì)傳輸介質(zhì) ）、

全雙工雙向通信@2對(duì)傳輸介質(zhì) ；

適用于M-LVDS (TIA/EIA-899)全雙工。

三、工作原理

M-LVDS的工作原理是基于LVDS的工作原理，原理類似，只是參數(shù)上有區(qū)別(其中恒流源可以認(rèn)為大約11.3mA，2個(gè)100Ω端接電阻等效值為50Ω，則差分輸出電壓差為11.3 mA 50Ω=565mV，對(duì)應(yīng)的LVDS則為3.5mA100Ω=350mV)，下面是LVDS的工作原理。

如上圖可知，LVDS驅(qū)動(dòng)端有個(gè)3.5mA的恒流源驅(qū)動(dòng)，同時(shí)由4個(gè)MOS管形成了全橋開關(guān)電路，通過4個(gè)MOS管的開關(guān)，控制3.5mA恒流源輸出的電流方向；而接收器端在同相和反相之間并聯(lián)了一個(gè)100Ω端接電阻，通過端接電阻可產(chǎn)生3.5mA*100Ω=0.35V的電壓壓降，該壓降經(jīng)過接收端電平判斷可形成高低電平。

依據(jù)上圖的電路結(jié)構(gòu)，可知LVDS是一個(gè)電流驅(qū)動(dòng)型接口，需要依賴外部電阻產(chǎn)生電壓， 如果單獨(dú)測(cè)量驅(qū)動(dòng)端（端口懸空）是無法測(cè)量到電壓信號(hào)的 ，這與我們常規(guī)的CMOS電壓驅(qū)動(dòng)型信號(hào)還是有所區(qū)別的。

具體高電平產(chǎn)生示意如下圖藍(lán)色箭頭所示，當(dāng)Q1和Q3導(dǎo)通，Q2和Q4截止，恒流源3.5mA電流分別經(jīng)過Q1、100歐端接電阻、Q3，最后經(jīng)過偏置電阻到GND，接收端輸入阻抗較大，則3.5mA基本全部經(jīng)過100歐電阻，形成了350mV的正向電壓差，即認(rèn)為輸出為“H”。

具體低電平產(chǎn)生示意如下圖橙色箭頭所示，當(dāng)Q2和Q4導(dǎo)通，Q1和Q3截止，恒流源3.5mA電流分別經(jīng)過Q4、100歐端接電阻、Q2，最后經(jīng)過偏置電阻到GND，一般接收端輸入阻抗較大，則3.5mA基本全部經(jīng)過100歐電阻，形成了350mV的負(fù)向電壓差，即認(rèn)為輸出為“L”。

四、電氣特性

1）輸出特性（對(duì)發(fā)送端來說）

如上圖所示，對(duì)M-LVDS而言，正端輸出信號(hào)VOUT+:邏輯1為高電平，邏輯0為低電平，負(fù)端輸出信號(hào)VOUT-:邏輯1為低電平，邏輯0為高電平。

這里面有兩個(gè)概念，一個(gè)是差模電壓，一個(gè)是共模電壓，其中：

M-LVDS差模電壓=“VOUT+”與“VOUT-”之間的電壓差，可為正，也可為負(fù)，通常以|VOD|表示；VOD按照上文的原理分析，M-LVDS一般電壓差為565mV,但是在實(shí)際過程中有個(gè)范圍（如下圖），一般在480mV~650mV之間。

M-LVDS共模電壓=“VOUT+”與“VOUT-”的中心電壓，通常以VOC表示，共模電壓在實(shí)際不同的芯片中也有不同,通常情況下對(duì)于2.5V/3.3V/5V供電的設(shè)備，其VOC一般為1.2V，但是對(duì)于1.8V供電的設(shè)備，其VOC一般可能為0.9V。

2）輸入特性（對(duì)接收端來說）

對(duì)于接收端來說，也有同樣的共模電壓VIC和差分電壓VID概念，接受端針對(duì)這兩個(gè)特性分別有要求，其中：

M-LVDS差分電壓會(huì)有個(gè)判決門限（如下圖所示），正VID >= +50 mV對(duì)應(yīng)于邏輯1，負(fù)VID <= ?50 mV則對(duì)應(yīng)于邏輯0，這種±50mV判決門限的M-LVDS為TYPE1類型M-LVDS。

需要特別說明的是，如果差分電壓在兩個(gè)閾值之間，則M-LVDS接收器輸出為未定義態(tài)，可能為高電平或低電平，比如說M-LVDS接收器件輸入端短路或者開路時(shí)。為了編碼這種情況，定義了TYPE2 型M-LVDS接收器，被稱為fail-safe，具體原理參照前面的這篇文章。

需要重點(diǎn)說的是,由前面的介紹可以知道，M-LVDS信號(hào)為電流驅(qū)動(dòng)型，通常采用直流耦合的方式進(jìn)行， 因此M-LVDS的發(fā)送端和接收端是需要進(jìn)行共地處理的，這塊尤其注意，只不過對(duì)于共地的要求不是特別高，允許兩端有一定的地電勢(shì)差 ，通常允許兩端的地電勢(shì)差在±1V之間。

3）傳輸線

M-LVDS傳輸線可以為導(dǎo)線，也可以為PCB走線，因?yàn)槠潋?qū)動(dòng)電流較LVDS更大，因此其走線長度較LVDS更長，可達(dá)20m以上，其傳輸速率能夠達(dá)到400Mbps這樣的速率，當(dāng)然傳輸速率與傳輸距離是成反比的，當(dāng)傳輸線長度20m時(shí)，速率最大200Mbps左右，準(zhǔn)確的距離還受傳輸介質(zhì)、阻抗匹配等影響，需要通過仿真去評(píng)估。

五、應(yīng)用說明

1） 應(yīng)用場(chǎng)景：多點(diǎn)半雙工/全雙工傳輸、低功耗，M-LVDS速率最高可＞400Mbps，傳輸距離最長可達(dá)到20m左右，但需要關(guān)注速率、傳輸介質(zhì)與傳輸距離的關(guān)系等；

2） 原理圖設(shè)計(jì)時(shí)，需要關(guān)注每對(duì)傳輸介質(zhì)兩端均并聯(lián)端接100歐電阻，同時(shí)關(guān)注M-LVDS相關(guān)設(shè)備的共地情況，必須確保各設(shè)備的共地電勢(shì)差小于1V；

3） PCB設(shè)計(jì)時(shí)，主要關(guān)注差分信號(hào)的等長、阻抗匹配，以及端接電阻兩端放置，其他收發(fā)器盡量距離主傳輸線較近。

六、LVDS與M-LVDS對(duì)比說明