電子發(fā)燒友App
R-D算法是SAR成像中應(yīng)用最廣的一種算法，因其具有原理直觀、實(shí)現(xiàn)方便等優(yōu)點(diǎn)在實(shí)際中有廣泛的應(yīng)用。
R-D算法的基本特點(diǎn)是運(yùn)動(dòng)補(bǔ)償、參數(shù)估計(jì)比較靈活，距離向處理和方位向處理分開(kāi)，運(yùn)算既是并發(fā)的、又是流水的，同時(shí)他又具有SAR成像本身的大運(yùn)算量、大存儲(chǔ)量等特點(diǎn)，故R-D SAR信號(hào)處理機(jī)在系統(tǒng)結(jié)構(gòu)上有其自身的特點(diǎn)。本文在分析R-D SAR信號(hào)處理特點(diǎn)的基礎(chǔ)上探討R-D SAR成像系統(tǒng)的設(shè)計(jì)，整個(gè)系統(tǒng)利用當(dāng)前流行的PCI Express總線進(jìn)行數(shù)據(jù)通信，提高了數(shù)據(jù)傳輸能力。
1 、R-D算法流程及特點(diǎn)
距離-多普勒成像雷達(dá)雖然有多種參數(shù)估計(jì)方法，各自的成像算法又有很大的差異，但基本運(yùn)算和算法流程差別不大，如圖1所示。
其中，（2）～（6）表示成像處理。在（2）中一般采用dechirp或者匹配濾波的方法。如果采用dechirp方法，要生成一幅8 192×8 192點(diǎn)的圖像，需要在距離向處理中進(jìn)行8 192次8 192點(diǎn)FFT運(yùn)算；而同樣大小的圖像如果采用匹配濾波的方法則需要16 383×8 192點(diǎn)FFT運(yùn)算，這還沒(méi)有包括運(yùn)動(dòng)補(bǔ)償和乘以解調(diào)頻函數(shù)（dechirp方法）或乘以脈壓匹配函數(shù)（匹配濾波方法）中的乘法運(yùn)算。
圖中（3）就是專門(mén)進(jìn)行距離向處理所必需的參數(shù)估計(jì)、運(yùn)動(dòng)補(bǔ)償因子計(jì)算以及解調(diào)頻函數(shù)或脈壓匹配函數(shù)的計(jì)算。這個(gè)過(guò)程往往需要用到預(yù)處理完成后的部分?jǐn)?shù)據(jù)甚至全部數(shù)據(jù)，有時(shí)還要用到中間結(jié)果的部分?jǐn)?shù)據(jù)甚至全部數(shù)據(jù)。完成距離向處理后，為了在方位向處理時(shí)數(shù)據(jù)能夠在存儲(chǔ)器中按方位向連續(xù)存放以加快存取速度，要將數(shù)據(jù)轉(zhuǎn)置
（4）（這里原始數(shù)據(jù)按距離向連續(xù)存放）。方位向處理與距離向處理類似，但方位壓縮
（5）一般采用匹配濾波的方法，因?yàn)榉轿换夭ǖ膸挶容^寬。而這期間也要由（6）來(lái)專門(mén)估計(jì)方位向參數(shù)，計(jì)算相位校正函數(shù)和方位向脈壓匹配函數(shù)。
由此總結(jié)R-D SAR成像雷達(dá)信號(hào)處理的特點(diǎn)如下：
巨大的存儲(chǔ)量 顯然，僅存一幅8 192×8 192點(diǎn)復(fù)圖像所需要的存儲(chǔ)量約為512 MB，如果乒乓工作，那么處理器的存儲(chǔ)能力需要超過(guò)1 GB，顯然應(yīng)該用SDRAM。
巨大的運(yùn)算量 因距離向和方位向都要進(jìn)行脈沖壓縮，故運(yùn)算量非常大。以8 192×8 192點(diǎn)圖像為例，若兩個(gè)方向都采用匹配濾波方法，一共需要進(jìn)行32 768次8 192點(diǎn)FFT運(yùn)算；若采用基2方法，僅FFT運(yùn)算就需要1 280萬(wàn)次復(fù)數(shù)乘法，3 432萬(wàn)次復(fù)數(shù)加法。設(shè)合成孔徑時(shí)間是5 s，則在一個(gè)合成孔徑時(shí)間內(nèi)算出一幅圖像要求處理器的有效運(yùn)算能力在10億FLOPS以上，因此必須采用多處理器結(jié)構(gòu)。
處理的并發(fā)性和流水性 原始數(shù)據(jù)一般是以回波到達(dá)順序進(jìn)入信號(hào)處理機(jī)，這樣在距離向處理時(shí)可采用流水方式進(jìn)行，流水線以子孔徑為單位分級(jí)。方位向的參數(shù)估計(jì)往往需要整個(gè)孔徑長(zhǎng)度的方位回波，所以方位向處理要等到在整個(gè)孔徑上完成距離向處理后才開(kāi)始并發(fā)執(zhí)行。因此不僅要考慮整體的流水操作，還要考慮距離向處理和方位向處理的差異。 巨大的通信數(shù)據(jù)率 在進(jìn)行參數(shù)估計(jì)和計(jì)算校正函數(shù)以及匹配函數(shù)時(shí)往往要用到數(shù)據(jù)的部分或全部樣本，由于運(yùn)算集中在計(jì)算FFT上，處理器能夠花費(fèi)在參數(shù)估計(jì)上的時(shí)間已非常有限，讀取數(shù)據(jù)的時(shí)間就更少了，這就要求在處理器的各模塊之間有良好的拓?fù)浣Y(jié)構(gòu)和很高的數(shù)據(jù)傳輸速率。
2、 PCI Express總線技術(shù)
2.1 PCI Express總線簡(jiǎn)介
在基于PCI總線的PC世界或工控領(lǐng)域里，隨著網(wǎng)絡(luò)流量的不斷提高，PCI和PCI-X的多點(diǎn)并行架構(gòu)的瓶頸越來(lái)越突出，而PCI Express架構(gòu)具有更高的性能，可以突破此類瓶頸的限制。PCI Express架構(gòu)采用串行輸入／輸出結(jié)構(gòu)，每條通道在每個(gè)方向上的發(fā)送和接收數(shù)據(jù)速率高達(dá)2.5 Gb／s，最新的PCI Express 2.0的數(shù)據(jù)速率更是高達(dá)5 Gb／s，具有更好的可擴(kuò)展性，可提供更高的帶寬。由于PCI和PCI-X總線采用共享多點(diǎn)并行總線架構(gòu)，所以當(dāng)總線中的插槽和設(shè)備數(shù)量增加時(shí)，有限的總線資源會(huì)被多個(gè)設(shè)備共享，于是帶寬就會(huì)相應(yīng)的下降。PCI和PCI-X采用平行的、多點(diǎn)下傳的連接架構(gòu)，很容易產(chǎn)生串?dāng)_現(xiàn)象，此外所有的信號(hào)線必須完全等長(zhǎng)，否則無(wú)法將信號(hào)同步傳到另一端，而會(huì)產(chǎn)生信號(hào)扭曲。這些問(wèn)題讓PCI的時(shí)鐘頻率難以提升，電壓也難以下降，造成速度提升上的發(fā)展限制。而PCI Express采用序列的、點(diǎn)對(duì)點(diǎn)的連接架構(gòu)，收發(fā)數(shù)據(jù)差分傳輸，可以避免信號(hào)不同步并且減少干擾。PCIExpress帶寬隨著通道數(shù)的增加而增加，如表1所示。
PCI Express是全新第三代I／O串行總線標(biāo)準(zhǔn)，其性能超越了以前的PCI標(biāo)準(zhǔn)。但是PCI、PCI-X與PCI Express仍將在未來(lái)的一段時(shí)間內(nèi)共存。PCI Express可提供專用的、高性能的、可擴(kuò)展的帶寬總線和卓越的以太網(wǎng)性能，其功能遠(yuǎn)遠(yuǎn)超越了PCI和PCI-X的共享多點(diǎn)架構(gòu)。從軟件上看，采用PCI-Express架構(gòu)可以兼容所有為PCI設(shè)備編寫(xiě)的軟件。
在雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)中，要突破帶寬的限制，PCIExpress總線是一個(gè)不錯(cuò)的選擇。在PCI Express點(diǎn)到點(diǎn)的結(jié)構(gòu)中，每個(gè)設(shè)備都有一個(gè)專用連接而不必共享帶寬。一種典型的通過(guò)PCI Express互連的信號(hào)處理架構(gòu)就是每個(gè)設(shè)備都與一個(gè)系統(tǒng)控制模塊相連。值得注意的足，系統(tǒng)控制模塊必須具備對(duì)串行數(shù)據(jù)進(jìn)行交換的能力。?
2.2 支持PCI Express總線的MicroTCA機(jī)箱
在工控機(jī)箱領(lǐng)域，MicroTCA充分采納和沿用了AT-CA的各項(xiàng)優(yōu)點(diǎn)，把ATCA的AMC模塊（Advanced Mez-zanine Card）作為系統(tǒng)的基本配置單元，具有更小的體積、更緊湊的結(jié)構(gòu)和相對(duì)較低的系統(tǒng)成本，所以采用MicroT-CA架構(gòu)的機(jī)箱是一個(gè)好的選擇。
MicroTCA是一個(gè)完全模塊化的系統(tǒng)平臺(tái)，主要包括AMC模塊、MCH模塊、電源模塊、高速背板、機(jī)箱和風(fēng)扇等，其結(jié)構(gòu)如圖2所示。
AMC是MicroTCA的基本功能模塊，他有6種標(biāo)準(zhǔn)尺寸，這里采用148.8 mm*13.88 mm*181.5 mm的標(biāo)準(zhǔn)。用AMC可以實(shí)現(xiàn)數(shù)據(jù)處理、數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)通信和數(shù)據(jù)I／O功能。與CPCI系統(tǒng)的PMC模塊相比，AMC在結(jié)構(gòu)、功能、性能、互連方式和擴(kuò)展能力等方面都有很大優(yōu)勢(shì)。MCH（MicroTCA Controller & Hub）是MicroTCA的系統(tǒng)控制、管理和數(shù)據(jù)交換模塊。每個(gè)MCH可以對(duì)12個(gè)AMC提供數(shù)據(jù)交換和管理功能，每個(gè)系統(tǒng)最多可有4個(gè)MCH通過(guò)更新通道互連實(shí)現(xiàn)多達(dá)48個(gè)AMC的數(shù)據(jù)交換和管理。每個(gè)AMC最多有21個(gè)可配置的高速數(shù)據(jù)接口，每個(gè)MCH最多有60個(gè)可配置的高速數(shù)據(jù)接口，這些接口通過(guò)MicroTCA背板及MCH的交換網(wǎng)絡(luò)實(shí)現(xiàn)高速數(shù)據(jù)通信。
MicroTCA擁有標(biāo)準(zhǔn)化的功能模塊、可配置的業(yè)務(wù)類型、可擴(kuò)展的背板傳輸帶寬、緊湊的物理結(jié)構(gòu)、靈活的應(yīng)用方式、梯級(jí)化的可靠性設(shè)計(jì)、較低的開(kāi)發(fā)和應(yīng)用成本、較少的產(chǎn)品開(kāi)發(fā)時(shí)間、更長(zhǎng)的產(chǎn)品生命周期。基于這些先進(jìn)特性，MicroTCA必將得到廣泛的應(yīng)用。
綜合上述優(yōu)點(diǎn)，我們采用具有MicroTCA架構(gòu)的提供標(biāo)準(zhǔn)PCI Express總線的工控機(jī)。ELMA公司的MicroTCA 7U系統(tǒng)平臺(tái)符合PICMG規(guī)范，提供標(biāo)準(zhǔn)的PCI Express插槽，支持單寬、雙寬，半高、全高的AMC模塊，采用風(fēng)冷的冷卻方式，具有高級(jí)的EMC屏蔽和靈活的組合方式，是我們雷達(dá)成像處理系統(tǒng)所需標(biāo)準(zhǔn)機(jī)箱的一個(gè)不錯(cuò)的選擇。機(jī)箱的底板采用ELMA公司的14槽MicroTCA背板，他符合MicroTCA.0 R1.0標(biāo)準(zhǔn)規(guī)范，具有12個(gè)AMC模塊、1個(gè)電源模塊、1個(gè)MCH模塊，單槽數(shù)據(jù)帶寬可達(dá)40 Gb／s，具有高速串行連接器，支持6.25 Gb／s的傳輸率，此外還有標(biāo)準(zhǔn)的系統(tǒng)管理接口。底板的主要功能是給采集／存儲(chǔ)板卡及信號(hào)處理板卡提供標(biāo)準(zhǔn)的PCI Express插槽，給板卡供電的同時(shí)可以實(shí)現(xiàn)主機(jī)與板卡間的通信以及板卡間的相互通信。
2.3 支持PCI Express總線的接口芯片
設(shè)計(jì)信號(hào)處理板卡時(shí)，為了簡(jiǎn)化板卡，提高硬件的靈活性，這里用FPGA來(lái)控制整個(gè)板卡，包括對(duì)DSP的控制、數(shù)據(jù)交換模塊的設(shè)計(jì)以及接口的實(shí)現(xiàn)。事實(shí)上，在SAR處理中還經(jīng)常用FPGA作方位向的預(yù)濾波、距離壓縮等工作，所以要選用資源豐富的，速度較快的，RAM容量較大的FPGA。Altera公司推出的Stratix II GX系列完全可以勝任上述工作，其內(nèi)嵌的RAM可以作為本級(jí)FIFO使用，使設(shè)計(jì)更緊湊、靈活，此外還可以對(duì)其編程實(shí)現(xiàn)PCI Express與局部端的通信。綜合考慮，F(xiàn)PGA采用Altera公司的EP2SGX60E芯片。
Stratix II GX FPGA收發(fā)器工作速率為622 Mb／s～6.375 Gb／s。經(jīng)過(guò)優(yōu)化，F(xiàn)PGA能提供優(yōu)異的信號(hào)完整性，降低了布板風(fēng)險(xiǎn)。在Stratix II GX器件中，收發(fā)器模塊含有特定的硬件知識(shí)產(chǎn)權(quán)（IP），支持多種主要協(xié)議，包括PCI Express等，還可提供低功耗解決方案，特別適合散熱困難的背板應(yīng)用。設(shè)計(jì)中采用這個(gè)芯片，在很大程度上簡(jiǎn)化了板卡結(jié)構(gòu)，提高了板卡的靈活性。
3、實(shí)時(shí)成像系統(tǒng)方案設(shè)計(jì)
這里所設(shè)計(jì)的實(shí)時(shí)雷達(dá)成像處理系統(tǒng)由標(biāo)準(zhǔn)機(jī)箱、采集／存儲(chǔ)板卡以及信號(hào)處理板卡組成。標(biāo)準(zhǔn)機(jī)箱是板卡的支撐平臺(tái)并進(jìn)行圖像的顯示。采集／存儲(chǔ)板卡高度集成，實(shí)現(xiàn)雷達(dá)回波的實(shí)時(shí)采樣和實(shí)時(shí)存儲(chǔ)?；?片ADSP-TS201的信號(hào)處理板卡是成像處理的核心，4片DSP采用并行、流水的方式以達(dá)到實(shí)時(shí)成像處理的要求。采用PCIExpress總線能夠有效地利用PC機(jī)資源和應(yīng)用軟件，利于開(kāi)發(fā)圖形化操作界面，極大地方便了信號(hào)處理系統(tǒng)的調(diào)試、狀態(tài)監(jiān)控以及圖像顯示。AD采樣的數(shù)據(jù)一邊存入FLASH陣列，一邊傳給DSP進(jìn)行實(shí)時(shí)處理，處理完的結(jié)果通過(guò)PCI Express總線讀入計(jì)算機(jī)內(nèi)存并進(jìn)行顯示。信號(hào)處理板卡是專門(mén)為雷達(dá)成像設(shè)計(jì)的一種通用處理模塊。4片DSP峰值并行處理可達(dá)到12 GFLOPS的運(yùn)算（DSP內(nèi)核工作在500 MHz）。實(shí)際中根據(jù)算法的復(fù)雜度選取信號(hào)處理板卡的數(shù)量。成像處理系統(tǒng)結(jié)構(gòu)如圖3所示，其中MCH模塊用來(lái)控制板間通信。
3.1數(shù)據(jù)的采集與存儲(chǔ)
采集／存儲(chǔ)板卡設(shè)計(jì)時(shí)將采集和存儲(chǔ)集成在一塊板卡上，可以設(shè)計(jì)成高速和低速兩種采集／存儲(chǔ)卡。高速卡適合于對(duì)高速的中頻采樣，如直接對(duì)高分辨SAR雷達(dá)中頻回波采樣；低速卡適合于精度要求高、速度要求低一點(diǎn)的場(chǎng)合，如在ISAR的Dechirp后以及普通的SAR基帶回波采樣。采樣后的數(shù)據(jù)經(jīng)FPGA控制存人FLASH陣列。板卡上有128 GB容量的FLASH陣列，通過(guò)72片F(xiàn)LASH芯片并行操作（其中64片F(xiàn)LASH用來(lái)存儲(chǔ)數(shù)據(jù)，8片F(xiàn)LASH用來(lái)提供冗余校驗(yàn)，這樣即使有幾個(gè)芯片損壞也可以保證數(shù)據(jù)的完整性），可以實(shí)現(xiàn)240 MB的穩(wěn)定連續(xù)讀寫(xiě)速度，可應(yīng)用于高速大容量存儲(chǔ)的場(chǎng)合。板卡采用標(biāo)準(zhǔn)PCI Express接口，主機(jī)可以直接讀取采樣數(shù)據(jù)并進(jìn)行顯示。
3.2信號(hào)處理模塊
信號(hào)處理模塊是系統(tǒng)的核心，由于成像算法的復(fù)雜性，選用AD公司的ADSP-TS201作為主處理器。這是一款極高性能的靜態(tài)超標(biāo)量處理器，他將非常寬的存儲(chǔ)器寬度和雙運(yùn)算模塊組合在一起。TigerSHARC靜態(tài)超標(biāo)量結(jié)構(gòu)使DSP每周期執(zhí)行多達(dá)4條指令、24個(gè)16位定點(diǎn)運(yùn)算和6個(gè)浮點(diǎn)運(yùn)算。運(yùn)行在500 MHz時(shí)，TS201可提供48億次40位的MAC運(yùn)算或者12億次的80位MAC運(yùn)算。TS201的鏈路口時(shí)鐘和數(shù)據(jù)線采用低壓差分信號(hào)，可以達(dá)到很高的速度，單個(gè)鏈路口全雙工工作的速度可以達(dá)到1 GB／s。TS201有豐富的內(nèi)部存儲(chǔ)資源，能提供33.6GB／s的內(nèi)存帶寬，特別適合并行組成高速并行處理器。從多片互連來(lái)看，他除了有完善的總線仲裁機(jī)制外還有4個(gè)高速鏈路口，可以以各種拓?fù)浣Y(jié)構(gòu)互連DSP，滿足大運(yùn)算量的要求。
根據(jù)R-D算法既是并行的又是流水的特點(diǎn)，這里設(shè)計(jì)了分布式的并行系統(tǒng)。板卡擁有4片TS201，1 GB的存儲(chǔ)空間。4個(gè)DSP采用分離總線的形式與一片F(xiàn)PGA相連，每個(gè)DSP都有獨(dú)立的256 MB、64位寬度的SDRAM，4個(gè)DSP可以同時(shí)訪問(wèn)自己的SDRAM。系統(tǒng)采用標(biāo)準(zhǔn)的PCI Express總線。板卡上的FPGA負(fù)責(zé)整個(gè)板子的控制和接口工作。內(nèi)核工作在500 MHz時(shí)，板卡的峰值運(yùn)算能力達(dá)到每秒120億次浮點(diǎn)運(yùn)算。圖4為信號(hào)處理板卡的框圖。
4個(gè)DSP分布式互連，可以通過(guò)鏈路口進(jìn)行數(shù)據(jù)交換，也可以通過(guò)FPGA進(jìn)行數(shù)據(jù)傳輸。鏈路口是全雙工的，可以穩(wěn)定工作在500 MHz的時(shí)鐘頻率下。每個(gè)DSP的64位數(shù)據(jù)總線連到FPGA，在FPGA中設(shè)計(jì)了交換電路，任意兩個(gè)DSP之間的數(shù)據(jù)交換速度為800 MB／s。DSP之間的鏈路口兩兩互連。
另外我們也設(shè)計(jì)了共享存儲(chǔ)空間的信號(hào)處理板卡，存儲(chǔ)器采用DDR2 SDRAM，由FPGA控制，容量為2 GB，時(shí)鐘266 MHz，由于采用雙倍數(shù)據(jù)率，單個(gè)數(shù)據(jù)線傳輸速率最高可達(dá)533 Mb／s，64位數(shù)據(jù)線的傳輸率最高4 200 MB／s。各個(gè)DSP總線都連接到FPGA上，DSP的外部時(shí)鐘為100 MHz，64位總線的數(shù)據(jù)傳輸率可達(dá)800 MB／s，4個(gè)DSP同時(shí)訪問(wèn)時(shí)速度為3 200 MB／s。DSP通過(guò)FPGA來(lái)訪問(wèn)存儲(chǔ)空間，當(dāng)多個(gè)DSP同時(shí)訪問(wèn)時(shí)，在FPGA內(nèi)部控制訪問(wèn)順序。4個(gè)DSP的鏈路口仍是兩兩互連，結(jié)構(gòu)如圖5所示。
我們根據(jù)R-D算法的特點(diǎn)利用多處理器并行結(jié)構(gòu)設(shè)計(jì)了體積小、功耗低、效率高的信號(hào)處理機(jī)。采用子孔徑方法進(jìn)行距離向處理，在第一個(gè)子孔徑完成距離向處理后就可以開(kāi)始數(shù)據(jù)轉(zhuǎn)置，所以距離向處理可以按子孔徑來(lái)進(jìn)行流水處理，數(shù)據(jù)轉(zhuǎn)置可以與之同時(shí)進(jìn)行。為了實(shí)現(xiàn)整體的流水作業(yè)，距離向處理和方位向處理應(yīng)該在不同的運(yùn)算模塊中進(jìn)行，這樣在對(duì)前幅圖像進(jìn)行方位向處理時(shí)，可以對(duì)下幅圖像進(jìn)行距離壓縮和數(shù)據(jù)轉(zhuǎn)置。
由于方位向處理時(shí)會(huì)涉及到數(shù)據(jù)的重復(fù)利用，而且方位向的參數(shù)估計(jì)比距離向的參數(shù)估計(jì)復(fù)雜，所以方位向處理板卡數(shù)目多于距離向處理板。在這里我們用三個(gè)信號(hào)處理板卡按照流水方式實(shí)現(xiàn)R-D算法，第一個(gè)板卡處理距離向數(shù)據(jù)，另外兩個(gè)板卡進(jìn)行方位向處理。采集存儲(chǔ)板卡通過(guò)PCI Express接口將采集到的數(shù)據(jù)按方位的先后傳輸給第一個(gè)信號(hào)處理板進(jìn)行距離向處理，這時(shí)在板卡內(nèi)部數(shù)據(jù)以回波到達(dá)順序分別進(jìn)入不同的DSP，4個(gè)DSP同時(shí)接收數(shù)據(jù)并發(fā)進(jìn)行處理，處理完的數(shù)據(jù)按照方位向存儲(chǔ)到各自的SDRAM，另外兩個(gè)板卡通過(guò)PCI Express接口接收距離向處理后的數(shù)據(jù)并發(fā)進(jìn)行方位向處理，與此同時(shí)，第一個(gè)板卡進(jìn)行下一幅圖像的距離向處理。每個(gè)板卡上DSP之間的數(shù)據(jù)傳輸通過(guò)鏈路口進(jìn)行，由于進(jìn)行數(shù)據(jù)處理時(shí)往往需要一部分樣本，鏈路口完全能夠勝任這個(gè)量級(jí)的數(shù)據(jù)通信。所有的數(shù)據(jù)均通過(guò)PCI Express總線由MCH控制傳輸方向和進(jìn)行數(shù)據(jù)交換，結(jié)構(gòu)如圖6所示。
5、 結(jié)語(yǔ)
本文針對(duì)R-D SAR成像算法的特點(diǎn)設(shè)計(jì)了一種基于PCI Express總線的實(shí)時(shí)成像系統(tǒng)，該系統(tǒng)采用PCI Express串行總線體系結(jié)構(gòu)，提高了系統(tǒng)的總線帶寬和總線接口的可伸縮能力，實(shí)現(xiàn)了數(shù)據(jù)采集和大容量實(shí)時(shí)存儲(chǔ)，并且具有極強(qiáng)的運(yùn)算能力和良好的通信能力，特別適合于復(fù)雜的實(shí)時(shí)成像雷達(dá)信號(hào)處理。未來(lái)的雷達(dá)成像將進(jìn)行更復(fù)雜的處理，對(duì)實(shí)時(shí)處理機(jī)的要求更高，另外彈載、星載實(shí)時(shí)成像技術(shù)的發(fā)展對(duì)成像處理機(jī)的適用環(huán)境、可靠性和穩(wěn)定性提出了更高的要求，這些都需要不斷地研究與改進(jìn)。
責(zé)任編輯：gt
工商網(wǎng)監(jiān)
評(píng)論