ADC中的數(shù)字下變頻的分析和其高性能優(yōu)勢

高性能GSPS ADC 為基于賽靈思FPGA 的設計解決方案帶來板載DDC 功能

寬帶每秒數(shù)千兆個樣本 (GSPS) 模數(shù)轉換器 (ADC) 為高速采集系統(tǒng)帶來眾多性能優(yōu)勢。這些ADC 在高采樣率和輸入帶寬下提供較寬的可見頻譜。然而，有些情況需要寬帶前端，有些則要求能夠濾波并調諧為較窄的頻帶。

當應用只需要較窄帶時，用ADC 采樣、處理和傳送寬帶頻譜本身就低效，而且還耗能。當數(shù)據鏈路占用賽靈思FPGA中的大量高速收發(fā)器，只為在后續(xù)處理中對寬帶數(shù)據進行抽取和濾波時，就會產生不必要的系統(tǒng)負擔。賽靈思FPGA 收發(fā)器資源可以得到更好的分配，以接收所需的低帶寬并疏導來自多個ADC 的數(shù)據?？稍贔PGA 的多相濾波器組信道器中針對頻分復用 (FDM) 應用進行額外濾波。

高性能GSPS ADC 現(xiàn)將數(shù)字下變頻(DDC) 功能在信號鏈中進一步提升，以使其位于基于賽靈思FPGA 的設計解決方案的ADC 之中。該方案為高速系統(tǒng)架構師提供了多種新的設計選擇。然而，由于該功能對ADC 來說相對比較陌生，因此工程師可能就DDC 模塊在GSPS ADC 中的運行存在一些設計相關問題。讓我們理清一些最常見的問題，以便設計人員能夠更有信心地使用這種新技術。

為了充分獲得DDC的性能優(yōu)勢，設計中還要包含濾波器-混頻器組件以作為抽取的補充。

什么是抽?。?br /> 最簡單的定義，抽取就是只觀察ADC輸出樣本中具有周期性的子部分，而忽略其他部分。結果就是通過下采樣來有效降低ADC 采樣率。例如，ADC的M 抽取模式只輸出第M 批樣本中的第一個，舍棄之間的所有其他樣本。對每個M 的倍數(shù)，重復該方法。

樣本抽取本身只能有效減小ADC采樣率，并相應地作為低通濾波器。如果沒有頻率變換和數(shù)字濾波，抽取只會在頻域中將基波的諧波以及其他雜散信號相互疊加。

DDC的作用是什么？
既然抽取本身無法阻止頻帶外信號的疊加，那么DDC 是如何做到的？

為了充分獲得DDC 的性能優(yōu)勢，設計必須包含濾波器- 混頻器組件作為抽取功能的補充。數(shù)字濾波能從狹義上的頻帶（由抽取比率設定）中有效消除帶外噪聲。DDC 的典型數(shù)字濾波器實現(xiàn)方案是一個有限脈沖響應 (FIR) 濾波器。由于沒有反饋，這種濾波器只與過去的輸入有關。濾波器的通帶應匹配抽取后的轉換器有效頻譜。

DDC濾波器應該多寬？
DDC 的抽取比率通常基于整數(shù)因數(shù)，即2 的冪次方（2, 4, 8, 16 等）。不過，抽取比率實際上可以是基于DDC架構的任意比率，包括小數(shù)抽取。對于小數(shù)抽取的情況，在抽取前通常需要一個插值計算模塊來實現(xiàn)有理分數(shù)比率。

理想情況下，數(shù)字濾波器應準確匹配抽取頻率帶寬并濾去頻帶以外的一切干擾。然而，實際的有效濾波器帶寬無法準確匹配抽取比率的整個帶寬。因此，濾波器帶寬將是抽取頻率的一定百分比，例如85% 或90%。舉例來說，抽取因數(shù)為8 的濾波器的有用帶寬實際上可能是采樣率除以10 或fs/10。DDC 濾波級必須具備較低的通帶紋波和較強的阻帶混疊抑制能力。

頻率是固定的嗎？
下個問題是DDC 濾波器的頻率是固定的，還是能進行調諧并集中于某個所需的特定頻帶。

我們已經討論了DDC 的抽取和濾波級。不過，只有在所需頻率處于從DC 開始的濾波器通帶之內時才有意義。如果不是這樣，我們需要采取方法將濾波器調諧到不同的頻譜部分以觀察有用信號?？衫?a target="_blank">數(shù)控振蕩器(NCO) 在第一個或第二個奈奎斯特區(qū)域內調諧窄帶。NCO 用來將濾波器頻帶調諧和混合到寬帶頻譜的不同部分（圖1）。

?

圖1 – 采用低通濾波器和NCO的頻率變換可在所需頻率下有效實現(xiàn)帶通濾波器。頻率規(guī)劃能確保不想要的諧波、尖刺和圖像落在頻帶以外。

數(shù)字控制字提供采樣率的小數(shù)分頻器，頻率布置分辨率由數(shù)字控制字中所使用的位數(shù)來設定， 可實現(xiàn)對有用頻帶的混合?？刂谱志邆湎鄳恼{諧范圍和分辨率，以便將濾波器放在所需的位置。典型的NCO 控制字可能多達48 位分辨率，跨越采樣頻率的兩個奈奎斯特頻帶，這對大多數(shù)應用來說足夠了。
? ? ? ?