基于FPGA的PCI接口邏輯和其他用戶邏輯的集成系統(tǒng)設(shè)計

O 引言

??? 目前市面上有多種數(shù)據(jù)采集卡，但其應(yīng)用都具有一定的局限性，不可能完全滿足用戶的需求。本文介紹的數(shù)據(jù)采集卡可應(yīng)用于某視頻圖像采集系統(tǒng)中，數(shù)據(jù)源發(fā)送多路同步串行數(shù)據(jù)，然后經(jīng)過數(shù)據(jù)采集卡傳入上位機(jī)用以進(jìn)行后續(xù)分析。上位機(jī)向外寫控制字并轉(zhuǎn)換后以異步串行方式輸出。用以控制視頻圖像的采集。本系統(tǒng)將PCI接口邏輯和其他用戶邏輯集成于一片FPGA中，因而大大節(jié)省了資源，便于進(jìn)行串口擴(kuò)展及其他功能的添加，性能良好，用途廣泛。

1 PCI總線

??? PCI總線是一種高性能的局部總線，具有32位可升級到64位的、獨立于CPU的總線結(jié)構(gòu)。工作頻率為33／66 MHz，最高傳送速度可達(dá)132 MB／s(32位、33 MHz)或528 MB／s(64位、66 MHz)。
??? PCI總線定義了Memory(存儲器)空間、I／O(輸入／輸出)空間和配置空間3種地址空間，并具有兩種工作模式：其中主模式下的PCI設(shè)備具有總線控制權(quán)，可以實現(xiàn)DMA傳輸；而被主設(shè)備控制進(jìn)行通信的稱為從模式(TARGET)。
1．1 PCI總線的配置空間
??? 所有的PCI設(shè)備都必須實現(xiàn)配置空間，該空間分為首部區(qū)和設(shè)備有關(guān)區(qū)。首部區(qū)中的強(qiáng)制性寄存器有：供應(yīng)商代碼(Vendor ID)寄存器用于標(biāo)明設(shè)備制造商)，設(shè)備代碼(Device ID)寄存器(用于指明特定的設(shè)備，它由供應(yīng)商分配)，版本識別(Revision ID)寄存器，首部類型(He-ader Type)寄存器和類別寄存器(Class Code)。以上五個寄存器均可用于PCI總線上設(shè)備的識別。另外，首部區(qū)中還有兩種必須實現(xiàn)的寄存器：其中命令寄存器用于存放PCI命令，而設(shè)備狀態(tài)寄存器則用于記錄PCI的狀態(tài)信息。
??? 操作系統(tǒng)在啟動時應(yīng)判斷系統(tǒng)中有多少存儲器、以及I／O設(shè)備需要多少地址空間，然后建立統(tǒng)一的地址映射關(guān)系，這時的PCI設(shè)備需要用到基地址寄存器。另外，若要實現(xiàn)中斷，還必須設(shè)置中斷引腳(Interrupt Pin)寄存器和中斷線(Interrupt Line)寄存器。
1．2 PCI總線的中斷機(jī)制
??? PCI總線的硬件中斷方式分為邊沿觸發(fā)和電平觸發(fā)，PCI設(shè)備為低電平觸發(fā)(level-sensitive)。PCI總線上有4條中斷請求信號線：INTA ，中斷引腳寄存器的值01H～04H分別對應(yīng)4條中斷線，單功能PCI設(shè)備只能使用INTA#。此外，使用了中斷引腳的設(shè)備還必須實現(xiàn)中斷線寄存器。POST例程(加電自檢測程序)在進(jìn)行系統(tǒng)初始化和配置時還要將中斷線信息寫入該寄存器。PCI總線中斷是可以共享的，這一方面解決了中斷資源緊張的問題，但另一方面也會給PCI中斷的實現(xiàn)帶來麻煩。

2 系統(tǒng)硬件實現(xiàn)

2．1 PCI配置寄存器的設(shè)置
??? Altera公司的PCI編譯器(PCI Compiler)提供有使用Altera器件實現(xiàn)PCI接口設(shè)計的完全解決方案。其中包括4種PCI接口兆核函數(shù)(PCI IP)及相關(guān)測試平臺。
??? 通過PCI編譯器的IP工具臺或直接編輯生成的兆核函數(shù)頭文件可以設(shè)置并修改PCI的配置空間信息，本系統(tǒng)的主要配置信息如下：

?
2．2 PCI T32兆核函數(shù)的內(nèi)部結(jié)構(gòu)及外圍信號
??? PCI Compiler提供的四種PCI IP包括PCI_M64／32、64／32位的主模式接口和PCI_T64／32、64／32位的從模式接口。本系統(tǒng)通過PCI接口與PC機(jī)傳輸32位數(shù)據(jù)，并由上位機(jī)應(yīng)用程序控制系統(tǒng)工作。故該系統(tǒng)工作于32位從模式，即本系統(tǒng)的PCI接口使用PCI_T32模塊來實現(xiàn)，該模塊的內(nèi)部功能及外圍信號如圖1所示。?

參數(shù)配置寄存器(Parameterizde Configuration Registers)是符合PCI規(guī)范的所有配置的寄存器，可用于識別設(shè)備、控制PCI總線功能、提供PCI總線狀態(tài)等，PCI側(cè)從模式控制模塊(PCI Target Control)用于控制PCI_T32與PCI總線的各種操作，而用戶側(cè)從模式控制模塊(Local Target Control)則用于控制PCI_T32與用戶邏輯的各種操作。
??? PCI_T32上PCI總線一側(cè)的信號是符合PCI協(xié)議的標(biāo)準(zhǔn)信號，該信號Local側(cè)的信號為Altera PCI IP特有的與用戶邏輯接口的信號，起著關(guān)鍵作用。其中：
??? l_adi[31：0]為地址／數(shù)據(jù)輸入信號；
??? l_dato[31：0]為數(shù)據(jù)輸出信號；
??? l_adro [31：0]為地址輸出信號，讀操作時，可將PCI側(cè)地址／數(shù)據(jù)信號AD[31：0]上的第一個有效周期(即地址期)的數(shù)據(jù)輸出；
??? l_emdo[3：0]為命令輸出信號，其位定義及時序符合PCI規(guī)范，其為0010時為I／O讀操作，為0011時為I／O寫操作、為0110時為內(nèi)存讀操作。為0111時為內(nèi)存寫操作，為1010時為配置空間讀，為1011時為配置空間寫，用戶對這組信號進(jìn)行譯碼可知其當(dāng)前PCI總線上設(shè)備的操作情況；
??? l_irqn為用戶中斷請求信號，由于PCI總線為低電平中斷，所以，用戶邏輯若要發(fā)出PCI中斷請求，就必須將低脈沖送入l_irqn。實驗證明，低脈沖持續(xù)時間須在4～8μs之間，持續(xù)時間過短會出現(xiàn)丟失中斷現(xiàn)象，而時間過長時，操作系統(tǒng)又會重復(fù)響應(yīng)同一個中斷請求；
??? l_tsr[11：0]可用于控制local目標(biāo)設(shè)備狀態(tài)寄存器，其中D0～D5位分別對應(yīng)BAR0～BAR5，哪位有效代表哪個BAR被選中；
??? l_dxfrn為輸出信號，表示local目標(biāo)設(shè)備數(shù)據(jù)傳輸成功。
2．3 FAGA邏輯設(shè)計
??? 一個數(shù)據(jù)采集系統(tǒng)若要穩(wěn)定可靠地采集數(shù)據(jù)，都需要設(shè)置合適的數(shù)據(jù)緩沖區(qū)，本系統(tǒng)的數(shù)據(jù)緩沖區(qū)由FPGA內(nèi)部IP核實現(xiàn)。圖2所示為FPGA內(nèi)部的PCI接口及數(shù)據(jù)緩沖區(qū)框圖。
?