FPGA學習筆記：邏輯單元的基本結(jié)構(gòu)

邏輯單元在FPGA器件內(nèi)部，用于完成用戶邏輯的最小單元

邏輯單元在ALTERA叫作（Logic Element，LE）LE，在XILNX中叫作LC(LOGIC CELL).

1.邏輯單元與邏輯陣列

邏輯單元（Logic Element，LE）在FPGA器件內(nèi)部，用于完成用戶邏輯的最小單元。一個邏輯陣列包含16個邏輯單元以及一些其他資源， 在一個邏輯陣列內(nèi)部的16個邏輯單元有更為緊密的聯(lián)系，可以實現(xiàn)特有的功能。

一個邏輯單元主要由以下部件組成：一個四輸入的查詢表(LookUp Table，LUT)，一個可編程的寄存器，一條進位鏈，一條寄存器級連鏈。

1、查詢表：用于完成用戶需要的邏輯功能，CYCLONEⅡ系列的查詢表是4輸入1輸出的，可以完成任意4輸入1輸出的組合邏輯。

2、可編程寄存器：可以配置成D觸發(fā)器，T觸發(fā)器，JK觸發(fā)器，SR觸發(fā)器。每個寄存器包含4個輸入信號，數(shù)據(jù)輸入、時鐘輸入、時鐘使能、復(fù)位輸入。

一個邏輯單元包含3個輸出，兩個用于驅(qū)動行連接、列連接、直接連接，另外一個用于驅(qū)動本地互聯(lián)。這三個輸出是相互獨立的。輸出信號可以來自于查詢表也可以來自于寄存器。

一個LE主要由兩部分組成：查找表LUT+可編程寄存器

1.本地互連通路

是邏輯陣列的重要組成部分，芯片級設(shè)計思路上的考慮與節(jié)省我們就不討論，從實際運用出發(fā)，直接看看這個互連通路是干什么用的。本地互連通路提供了一種邏輯陣列內(nèi)部的連接方式， 邏輯陣列內(nèi)部還包含一種對外的高速連接通路，稱之為直接連接通路。

直接連接通路連接的是相鄰的邏輯陣列，或者與邏輯陣列相鄰的M4K存儲器塊、乘法器、鎖相環(huán)等。

CYCLONEⅡ系列FPGA的邏輯單元有兩種工作模式：普通模式和算數(shù)模式。普通模式適合于一般的邏輯運算。算數(shù)模式適用于實現(xiàn)加法器、計數(shù)器、累加器、比較器等。

邏輯陣列的主體是16個邏輯單元，另外還有一些邏輯陣列內(nèi)部的控制信號以及互連通路。前面所講的互聯(lián)通路和直接連接通路就是邏輯陣列中的部分。

邏輯陣列還包括一些控制信號：兩個時鐘信號，兩個時鐘使能信號，兩個異步復(fù)位信號，一個同步復(fù)位信號，一個同步加載信號。

2.內(nèi)部連接通路

在FPGA內(nèi)部存在各種連接通路，連接不同的模塊，比如邏輯單元之間、邏輯單元與存儲器之間。FPGA內(nèi)部資源是按照行列的形式排列的，所以連接通路也分為行列的。行連接又分為R4連接、R24連接和直接連接。R4連接就是連接4個邏輯陣列，或者3個邏輯陣列和1個存儲塊， 或者3個邏輯陣列和1個乘法器。簡單地說就是連接4個模塊吧。R24就是24個模塊。列連接是C4，C16，含義不用說了吧，是連接4個模塊和16個模塊。

ALTERA的LE內(nèi)部結(jié)構(gòu)如圖

*

審核編輯：湯梓紅