- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:62fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元,可配置邏輯塊,數(shù)字時(shí)鐘管理模塊,嵌入式塊RAM,布線資源,內(nèi)嵌專用硬核,底層內(nèi)嵌功能單元。由于FPGA具有布線資源豐富,可重復(fù)編程和集成度高,投資較低的特點(diǎn),在數(shù)字電路設(shè)計(jì)領(lǐng)域得到了廣泛的應(yīng)用。
-
FPGA
+關(guān)注
關(guān)注
1643文章
21925瀏覽量
612682 -
嵌入式
+關(guān)注
關(guān)注
5127文章
19457瀏覽量
313574 -
數(shù)字時(shí)鐘
+關(guān)注
關(guān)注
2文章
153瀏覽量
20709
發(fā)布評(píng)論請(qǐng)先 登錄
基于BIST利用ORCA結(jié)構(gòu)測(cè)試FPGA邏輯單元的方法

FPGA內(nèi)部邏輯結(jié)構(gòu)實(shí)現(xiàn)的基礎(chǔ)
FPGA實(shí)現(xiàn)邏輯函數(shù)用的什么電路結(jié)構(gòu)?
【案例分享】玩轉(zhuǎn)FPGA必學(xué)的復(fù)雜邏輯設(shè)計(jì)
怎么利用FPGA和CPLD數(shù)字邏輯實(shí)現(xiàn)ADC?
FPGA與數(shù)字邏輯電路的區(qū)別
基于FPGA和CPLD數(shù)字邏輯實(shí)現(xiàn)ADC技術(shù)

可編程邏輯器件FPGA/CPLD結(jié)構(gòu)與應(yīng)用
數(shù)字設(shè)計(jì)FPGA應(yīng)用:時(shí)序邏輯電路FPGA的實(shí)現(xiàn)

數(shù)字設(shè)計(jì)FPGA應(yīng)用:FPGA的基本實(shí)踐

數(shù)字設(shè)計(jì)FPGA應(yīng)用:Verilog HDL語(yǔ)言基本結(jié)構(gòu)

評(píng)論