加法器電路原理_二進(jìn)制加法器原理_與非門二進(jìn)制加法器

　　加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入，和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入，而和數(shù)與進(jìn)位為輸出則為全加器。常用作計(jì)算機(jī)算術(shù)邏輯部件，執(zhí)行邏輯操作、移位與指令調(diào)用。在電子學(xué)中，加法器是一種數(shù)位電路，其可進(jìn)行數(shù)字的加法計(jì)算。在現(xiàn)代的電腦中，加法器存在于算術(shù)邏輯單元（ALU）之中。 加法器可以用來(lái)表示各種數(shù)值，如：BCD、加三碼，主要的加法器是以二進(jìn)制作運(yùn)算。由于負(fù)數(shù)可用二的補(bǔ)數(shù)來(lái)表示，所以加減器也就不那么必要。

　　加法器電路原理

　　在計(jì)數(shù)體制中，通常用的是十進(jìn)制，它有0，1，2，3，…，9十個(gè)數(shù)碼，用它們來(lái)組成一個(gè)數(shù)。但在數(shù)字電路中，為了把電路的兩個(gè)狀態(tài)（1態(tài)和0態(tài)）和數(shù)碼對(duì)應(yīng)起來(lái)，采用二進(jìn)制較為方便，二進(jìn)制只有0和1兩個(gè)數(shù)碼。

　　十進(jìn)制是以10為底數(shù)的計(jì)數(shù)體制，例如

　　二進(jìn)制是以2為底數(shù)的計(jì)數(shù)體制，例如

　　二進(jìn)制數(shù)11011相當(dāng)于十進(jìn)制數(shù)27。

　　二進(jìn)制加法器是數(shù)字電路的基本部件之一。二進(jìn)制加法運(yùn)算同邏輯加法運(yùn)算的含義是不同的。前者是數(shù)的運(yùn)算，而后者表示邏輯關(guān)系。二進(jìn)制加法是“逢二進(jìn)一”，即1+1=10，而邏輯加則為1+1=1。

　　1、半加器

　　所謂“半加”，就是只求本位的和，暫不管低位送來(lái)的進(jìn)位數(shù)。半加器的邏輯狀態(tài)表見(jiàn)表1。

　　其中，A和B是相加的兩個(gè)數(shù)，S是半加和數(shù)，C是進(jìn)位數(shù)。

　　由邏輯狀態(tài)表可寫出邏輯式：

　　并由此畫(huà)出圖1（a）的邏輯圖。圖1（b）是半加器的邏輯符號(hào)。

　　圖1半加器邏輯圖及其邏輯符號(hào)

　　2、全加器

　　當(dāng)多位數(shù)相加時(shí)，半加器可用于最低位求和，并給出進(jìn)位數(shù)。第二位的相加有兩個(gè)待加數(shù)，還有一個(gè)來(lái)自低位送來(lái)的進(jìn)位數(shù)。這三個(gè)數(shù)相加，得出本位和數(shù)（全加和數(shù)）和進(jìn)位數(shù)，這就是“全加”，表2是全加器的邏輯狀態(tài)表

　　全加器可用兩個(gè)半加器和一個(gè)或門組成，如圖2（a）所示。在第一個(gè)半加器中相加，得出的結(jié)果再和在第二個(gè)半加器中相加，即得出全加和。兩個(gè)半加器的進(jìn)位數(shù)通過(guò)或門輸出作為本位的進(jìn)位數(shù)。圖2（b）是全加器的邏輯符號(hào)。

　　圖2 全加器邏輯圖及其邏輯符號(hào)

　　例1、用4個(gè)全加器組成一個(gè)邏輯電路以實(shí)現(xiàn)兩個(gè)4位的二進(jìn)制數(shù)A—1101（十進(jìn)制為13）和B—1011（十進(jìn)制為11）的加法運(yùn)算。

　　解：

　　邏輯電路如圖3所示，和數(shù)是S—11000（十進(jìn)制數(shù)為24）。根據(jù)全加器的邏輯狀態(tài)表自行分析。

　　這種全加器的任意一位的加法運(yùn)算，都必須等到低位加法完成送來(lái)進(jìn)位時(shí)才能進(jìn)行。這種進(jìn)位方式稱為串行進(jìn)位，它的缺點(diǎn)是運(yùn)算速度慢，但其電路比較簡(jiǎn)單，因此在對(duì)運(yùn)算速度要求不高的設(shè)備中，仍不失為一種可取的全加器。T692集成加法器就是這種串行加法器。

　　圖3 例1的邏輯圖

　　二進(jìn)制加法器原理

　　被加數(shù)和加數(shù)的各位能同時(shí)并行到達(dá)各位的輸入端，而各位全加器的進(jìn)位輸入則是按照由低位向高位逐級(jí)串行傳遞的，各進(jìn)位形成一個(gè)進(jìn)位鏈。由于每一位相加的和都與本位進(jìn)位輸入有關(guān)，所以，最高位必須等到各低位全部相加完成并送來(lái)進(jìn)位信號(hào)之后才能產(chǎn)生運(yùn)算結(jié)果。顯然，這種加法器運(yùn)算速度較慢，而且位數(shù)越多，速度就越低。？ 為了提高加法器的運(yùn)算速度，必須設(shè)法減小或去除由于進(jìn)位信號(hào)逐級(jí)傳送所花的時(shí)間，使各位的進(jìn)位直接由加數(shù)和被加數(shù)來(lái)決定，而不需依賴低位進(jìn)位。根據(jù)這一思想設(shè)計(jì)的加法器稱為超前進(jìn)位（又稱先行進(jìn)位）二進(jìn)制并行加法器。對(duì)于1位的二進(jìn)制加法，相關(guān)的有五個(gè)的量：1、被加數(shù)A，2、被加數(shù)B，3、前一位的進(jìn)位CIN，4、此位二數(shù)相加的和S，5、此位二數(shù)相加產(chǎn)生的進(jìn)位COUT。前三個(gè)量為輸入量，后兩個(gè)量為輸出量，五個(gè)量均為1位。對(duì)于32位的二進(jìn)制加法，相關(guān)的也有五個(gè)量：1、被加數(shù)A（32位），2、被加數(shù)B（32位），3、前一位的進(jìn)位CIN（1位），4、此位二數(shù)相加的和S（32位），5、此位二數(shù)相加產(chǎn)生的進(jìn)位COUT（1位）。要實(shí)現(xiàn)32位的二進(jìn)制加法，一種自然的想法就是將1位的二進(jìn)制加法重復(fù)32次（即逐位進(jìn)位加法器）。這樣做無(wú)疑是可行且易行的，但由于每一位的CIN都是由前一位的COUT提供的，所以第2位必須在第1位計(jì)算出結(jié)果后，才能開(kāi)始計(jì)算；第3位必須在第2位計(jì)算出結(jié)果后，才能開(kāi)始計(jì)算，等等。而最后的第32位必須在前31位全部計(jì)算出結(jié)果后，才能開(kāi)始計(jì)算。

　　利用74LS138和與非門設(shè)計(jì)兩個(gè)二進(jìn)制全加器

　　設(shè)A為加數(shù)B為被加數(shù) 低位進(jìn)位為Ci-1 和為S 進(jìn)位為Ci

　　A B Ci-1 S Ci

　　0 0 0 0 0

　　0 0 1 1 0

　　0 1 0 1 0

　　0 1 1 1 1

　　1 0 0 1 0

　　1 0 1 0 1

　　1 1 0 0 1

　　1 1 1 1 1

　　___________

　　— — — —

　　S=Y1.Y2.Y4.Y7

　　___________

　　— — — —

　　Ci=Y3.Y5.Y6.Y7