FPGA可重構(gòu)技術(shù)——FPGA芯片
FPGA芯片本身就具有可以反復(fù)擦寫(xiě)的特性，允許FPGA開(kāi)發(fā)者編寫(xiě)不同的代碼進(jìn)行重復(fù)編程，而FPGA可....
一文詳解xilinx CLB基本邏輯單元
CLB是xilinx基本邏輯單元，每個(gè)CLB包含兩個(gè)slices，每個(gè)slices由4個(gè)(A,B,C....
FIR濾波器的MATLAB與FPGA設(shè)計(jì)
數(shù)字濾波器從實(shí)現(xiàn)結(jié)構(gòu)上劃分，有FIR和IIR兩種。FIR的特點(diǎn)是：線性相位、消耗資源多；IIR的特點(diǎn)....
數(shù)字混頻原理及程序設(shè)計(jì)
混頻就是把兩個(gè)不同的頻率信號(hào)混合，得到第三個(gè)頻率。在模擬電路中經(jīng)常見(jiàn)到的就是把接收機(jī)接收到的高頻信號(hào)....
FPGA的執(zhí)行方式
FPGA采用了邏輯單元陣列LCA，內(nèi)部包括可配置邏輯模塊CLB、輸出輸入模塊IOB和內(nèi)部連線三個(gè)部分....
DDS的工作原理及基于FPGA的實(shí)現(xiàn)方法
一個(gè)按一定速度沿x軸行進(jìn)，同時(shí)半徑按一定頻率在圓周上滑動(dòng)的圓，最后留下的痕跡就是一個(gè)正余弦波。
使用VIvado封裝自定IP并使用IP創(chuàng)建工程
在FPGA實(shí)際的開(kāi)發(fā)中，官方提供的IP并不是適用于所有的情況，需要根據(jù)實(shí)際修改，或者是在自己設(shè)計(jì)的I....
如何使用FPGA驅(qū)動(dòng)并行ADC和并行DAC芯片
ADC和DAC是FPGA與外部信號(hào)的接口，從數(shù)據(jù)接口類(lèi)型的角度劃分，有低速的串行接口和高速的并行接口....
詳解Vivado時(shí)鐘的基礎(chǔ)知識(shí)
數(shù)字設(shè)計(jì)中，“時(shí)鐘”表示在寄存器間可靠地傳輸數(shù)據(jù)所需的參考時(shí)間。Vivado的時(shí)序引擎通過(guò)時(shí)鐘特征來(lái)....
通信方式/通信接口/通信總線/通信協(xié)議介紹
通信方式是指通信雙方之間的工作方式或信號(hào)傳輸方式。
串口通信校驗(yàn)方式：奇偶校驗(yàn)、累加和校驗(yàn)
利用串口傳輸數(shù)據(jù)時(shí)，近距離傳輸還好，遠(yuǎn)距離傳輸由于線路長(zhǎng)度影響，可能會(huì)使信號(hào)在傳輸過(guò)程中出現(xiàn)不可預(yù)知....
FPGA中并行計(jì)算的流水線計(jì)算和交替計(jì)算
用過(guò)FPGA的人應(yīng)該都知道，在FPGA中，邏輯是并行地運(yùn)行的，各個(gè)狀態(tài)機(jī)同時(shí)都在工作，狀態(tài)機(jī)之間可能....
濾波器的功能和分類(lèi)
濾波器是一種選頻裝置，可以使信號(hào)中特定的頻率成分通過(guò)，而極大地衰減其它頻率成分。在測(cè)試裝置中，利用濾....
基于FPGA方案的寬帶跳頻技術(shù)
HANHGK遠(yuǎn)距離的MESH跳頻自組網(wǎng)設(shè)備，基于FPGA方案的寬帶跳頻技術(shù)，采用COFDM、分集接收....
時(shí)序分析的基本步驟
在《vivado使用誤區(qū)與進(jìn)階》中，提到了一種叫 UltraFAST 的設(shè)計(jì)方法。
為什么FPGA成為數(shù)據(jù)中心尖端技術(shù)
我們知道，F(xiàn)PGA的頻率一般只有幾百M(fèi)Hz，而CPU的頻率卻高達(dá)數(shù)GHz。那么，有不少網(wǎng)友心中就有一....
該如何提高電路的工作頻率
對(duì)于設(shè)計(jì)者來(lái)說(shuō)，當(dāng)然希望我們?cè)O(shè)計(jì)的電路的工作頻率(在這里如無(wú)特別說(shuō)明，工作頻率指FPGA片內(nèi)的工作頻....
FPGA設(shè)計(jì)中時(shí)序分析的基本概念
時(shí)序分析時(shí)FPGA設(shè)計(jì)中永恒的話題，也是FPGA開(kāi)發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來(lái)，先介紹時(shí)序分析中....
如何在FPGA中正確處理浮點(diǎn)數(shù)運(yùn)算
使用插值算法實(shí)現(xiàn)圖像縮放是數(shù)字圖像處理算法中經(jīng)常遇到的問(wèn)題。我們經(jīng)常會(huì)將某種尺寸的圖像轉(zhuǎn)換為其他尺寸....
AXI總線知識(shí)點(diǎn)快速學(xué)習(xí)
AXI——Advanced eXtensible Interface，直譯過(guò)來(lái)就是先進(jìn)的可擴(kuò)展接口，....
基于FPGA的SPI協(xié)議實(shí)現(xiàn)
SPI（Serial Peripheral Interface）——串行外圍設(shè)備接口。是Motoro....
FPGA設(shè)計(jì)方法優(yōu)于ASIC的一些優(yōu)勢(shì)
隨著FPGA器件在資源和性能方面的進(jìn)步，最新FPGA已經(jīng)開(kāi)始提供可以輕松定制的“平臺(tái)”解決方案，用于....
深入了解GPU、FPGA和ASIC
隨著百度、Google、Facebook、微軟等企業(yè)開(kāi)始切入人工智能，人工智能可應(yīng)用的領(lǐng)域非常廣泛。....
FPGA, CPU, GPU, ASIC區(qū)別，為什么使用FPGA？
PGA常年來(lái)被用作專(zhuān)用芯片（ASIC）的小批量替代品，然而近年來(lái)在微軟、百度等公司的數(shù)據(jù)中心大規(guī)模部....
GPU服務(wù)器與FPGA云服務(wù)器的區(qū)別介紹
GPU 云服務(wù)器(GPU Cloud Computing)是基于 GPU 應(yīng)用的計(jì)算服務(wù)，具有實(shí)時(shí)高....
簡(jiǎn)述Verilog HDL中阻塞語(yǔ)句和非阻塞語(yǔ)句的區(qū)別
? 在Verilog中有兩種類(lèi)型的賦值語(yǔ)句：阻塞賦值語(yǔ)句（“=”）和非阻塞賦值語(yǔ)句（“=”）。正確地....
FPGA相對(duì)于MCU的主要優(yōu)勢(shì)在哪
在開(kāi)發(fā)新的電子系統(tǒng)時(shí)，設(shè)計(jì)人員需要做出各種決定。最關(guān)鍵的一個(gè)決定是選擇系統(tǒng)架構(gòu)和實(shí)現(xiàn)的芯片。這些組件....
FPGA扇出太多引起的時(shí)序問(wèn)題
1.扇出太多引起的時(shí)序問(wèn)題。 信號(hào)驅(qū)動(dòng)非常大，扇出很大，需要增加驅(qū)動(dòng)能力，如果單純考慮驅(qū)動(dòng)能力可以嘗....
UART和波特率兩者如何區(qū)分
什么是 UART UART是一種通用串行數(shù)據(jù)總線，用于異步通信。該總線雙向通信，可以實(shí)現(xiàn)全雙工傳輸和....
探究關(guān)于數(shù)字電路的一些基礎(chǔ)知識(shí)
1.常用門(mén)電路圖 2.邏輯代數(shù)的基本定理----化簡(jiǎn)時(shí)比較好用 反演定理：對(duì)于任意一個(gè)邏輯式 Y，若....
工商網(wǎng)監(jiān)