0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

中國(guó)芯片領(lǐng)域研究又有新突破 研發(fā)出3納米晶體管

kus1_iawbs2016 ? 來源:yxw ? 2019-06-13 16:08 ? 次閱讀

現(xiàn)如今,市場(chǎng)上最先進(jìn)的計(jì)算機(jī)芯片使用7納米晶體管。中國(guó)科學(xué)院微電子研究所微電子設(shè)備與集成技術(shù)領(lǐng)域的專家殷華湘說,他的團(tuán)隊(duì)已經(jīng)研發(fā)出3納米晶體管——相當(dāng)于一條人類DNA鏈的寬度,在一個(gè)指甲蓋大小的芯片上能安裝數(shù)百億個(gè)這種晶體管。

殷華湘說,晶體管變得越小,芯片上就能安裝越多的晶體管,這會(huì)讓處理器的性能顯著提升。晶體管是處理器的基本部件。殷華湘說,用3納米晶體管制造的處理器將會(huì)增加計(jì)算速度,并降低能耗。比如一位智能手機(jī)用戶可以整天玩需要大量計(jì)算能力的游戲,卻不需要為電池重新充電。

殷華湘說,他的團(tuán)隊(duì)還必須克服一些重大障礙。他們的研究成果本月部分發(fā)表在同行評(píng)議雜志《電氣電子工程師協(xié)會(huì)電子器件通訊》上。其中一個(gè)障礙是“波爾茲曼暴政”。路德維?!げ柶澛?9世紀(jì)的奧地利物理學(xué)家?!安柶澛┱泵枋龅氖怯嘘P(guān)電子在一個(gè)空間中的分布問題。對(duì)芯片研發(fā)者來說,這意味著隨著更多較小的晶體管安裝到芯片上,晶體管所需電流產(chǎn)生的熱量將燒毀芯片。

報(bào)道稱,物理學(xué)家已經(jīng)為這個(gè)問題提供了解決辦法。殷華湘說,他的團(tuán)隊(duì)使用一種稱為“負(fù)電容”的方法,這樣他們能用理論上所需最小電量的一半電量來為晶體管提供電力。這種晶體管實(shí)現(xiàn)商業(yè)應(yīng)用可能要花幾年時(shí)間。該團(tuán)隊(duì)正在進(jìn)行材料和質(zhì)量控制方面的工作。

殷華湘說:“這是我們工作中最激動(dòng)人心的部分。這不僅是實(shí)驗(yàn)室中的又一項(xiàng)新發(fā)現(xiàn)。它有著實(shí)際應(yīng)用的巨大潛力。而我們擁有專利?!?/p>

報(bào)道稱,殷華湘說,這項(xiàng)突破將讓中國(guó)“在芯片研發(fā)的前沿同世界頭號(hào)角色進(jìn)行正面競(jìng)爭(zhēng)”。他說:“在過去,我們看著其他人競(jìng)爭(zhēng)。現(xiàn)在,我們?cè)谕渌烁?jìng)爭(zhēng)。”

據(jù)報(bào)道,中國(guó)還在研發(fā)一種原子大小(0.5納米)的晶體管,而其他國(guó)家已經(jīng)加入將3納米晶體管投入市場(chǎng)的競(jìng)賽。

韓國(guó)三星公司說,它計(jì)劃到明年上半年完成3納米晶體管的研發(fā)。三星說,同7納米技術(shù)相比,用它的3納米晶體管制造的處理器只需用一半的電力,性能卻會(huì)提高35%。三星沒有說它預(yù)計(jì)這些芯片將于何時(shí)投產(chǎn)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19313

    瀏覽量

    230057
  • 芯片
    +關(guān)注

    關(guān)注

    456

    文章

    50889

    瀏覽量

    424247
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27437

    瀏覽量

    219360
  • 納米晶體管
    +關(guān)注

    關(guān)注

    0

    文章

    10

    瀏覽量

    6169
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    英特爾IEDM 2024大曬封裝、晶體管、互連等領(lǐng)域技術(shù)突破

    遠(yuǎn)的發(fā)展。 英特爾通過改進(jìn)封裝技術(shù)將芯片封裝中的吞吐量提升高達(dá)100倍,探索解決采用銅材料的晶體管在開發(fā)未來制程節(jié)點(diǎn)時(shí)可預(yù)見的互連微縮限制,并繼續(xù)為先進(jìn)的全環(huán)繞柵極(GAA)晶體管及其它相關(guān)技術(shù)定義和規(guī)劃
    的頭像 發(fā)表于 12-25 09:52 ?156次閱讀
    英特爾IEDM 2024大曬封裝、<b class='flag-5'>晶體管</b>、互連等<b class='flag-5'>領(lǐng)域</b>技術(shù)<b class='flag-5'>突破</b>

    IBM與Rapidus在多閾值電壓GAA晶體管技術(shù)的新突破

    IBM 與日本芯片制造商 Rapidus 在 2024 IEEE IEDM 國(guó)際電子器件會(huì)議上,對(duì)外展示了雙方攜手合作所研發(fā)的多閾值電壓 GAA 晶體管技術(shù)成果。該技術(shù)上的重大突破預(yù)計(jì)
    的頭像 發(fā)表于 12-12 15:01 ?206次閱讀

    最新研發(fā)電壓型多值晶體管的結(jié)構(gòu)

    電子發(fā)燒友網(wǎng)站提供《最新研發(fā)電壓型多值晶體管的結(jié)構(gòu).pdf》資料免費(fèi)下載
    發(fā)表于 11-21 16:27 ?0次下載

    麻省理工學(xué)院研發(fā)全新納米級(jí)3D晶體管,突破性能極限

    11月7日,有報(bào)道稱,美國(guó)麻省理工學(xué)院的研究團(tuán)隊(duì)利用超薄半導(dǎo)體材料,成功開發(fā)出一種前所未有的納米級(jí)3D晶體管。這款
    的頭像 發(fā)表于 11-07 13:43 ?374次閱讀

    新思科技發(fā)布1.6納米背面布線技術(shù),助力萬億晶體管芯片發(fā)展

    近日,新思科技(Synopsys)宣布了一項(xiàng)重大的技術(shù)突破,成功推出了1.6納米背面電源布線項(xiàng)目。這一技術(shù)將成為未來萬億晶體管芯片制造過程中的關(guān)鍵所在。
    的頭像 發(fā)表于 09-30 16:11 ?386次閱讀

    NMOS晶體管和PMOS晶體管的區(qū)別

    NMOS晶體管和PMOS晶體管是兩種常見的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)類型,它們?cè)诙鄠€(gè)方面存在顯著的差異。以下將從結(jié)構(gòu)、工作原理、性能特點(diǎn)、應(yīng)用場(chǎng)景等方面詳細(xì)闡述NMOS晶體管
    的頭像 發(fā)表于 09-13 14:10 ?3785次閱讀

    CMOS晶體管和MOSFET晶體管的區(qū)別

    CMOS晶體管和MOSFET晶體管在電子領(lǐng)域中都扮演著重要角色,但它們?cè)诮Y(jié)構(gòu)、工作原理和應(yīng)用方面存在顯著的區(qū)別。以下是對(duì)兩者區(qū)別的詳細(xì)闡述。
    的頭像 發(fā)表于 09-13 14:09 ?1751次閱讀

    芯片晶體管的深度和寬度有關(guān)系嗎

    一、引言 有關(guān)系。隨著集成電路技術(shù)的飛速發(fā)展,芯片晶體管作為電子設(shè)備的核心元件,其性能的優(yōu)化和制造技術(shù)的提升成為了行業(yè)關(guān)注的焦點(diǎn)。在晶體管的眾多設(shè)計(jì)參數(shù)中,深度和寬度是兩個(gè)至關(guān)重要的因素。它們不僅
    的頭像 發(fā)表于 07-18 17:23 ?711次閱讀

    芯片中的晶體管是怎么工作的

    1947年,當(dāng)時(shí)貝爾實(shí)驗(yàn)室的約翰·巴丁、沃爾特·布拉頓和威廉·肖克利共同發(fā)明了點(diǎn)接觸晶體管。這一發(fā)明標(biāo)志著電子學(xué)領(lǐng)域的一次革命,因?yàn)樗鼮殡娮釉O(shè)備提供了一種體積小、功耗低、可靠性高的開關(guān)元件。隨后,晶體管技術(shù)不斷進(jìn)步,從
    的頭像 發(fā)表于 07-18 14:58 ?1338次閱讀

    微電子所在《中國(guó)科學(xué):國(guó)家科學(xué)評(píng)論》發(fā)表關(guān)于先進(jìn)CMOS集成電路新結(jié)構(gòu)晶體管的綜述論文

    來源:中國(guó)科學(xué)院微電子研究所 金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)是推動(dòng)大規(guī)模CMOS集成電路按照“摩爾定律”持續(xù)微縮并不斷發(fā)展的核心器件。近十幾年,為突破更小技術(shù)節(jié)點(diǎn)下的
    的頭像 發(fā)表于 05-31 17:39 ?459次閱讀
    微電子所在《<b class='flag-5'>中國(guó)</b>科學(xué):國(guó)家科學(xué)評(píng)論》發(fā)表關(guān)于先進(jìn)CMOS集成電路新結(jié)構(gòu)<b class='flag-5'>晶體管</b>的綜述論文

    蘋果M3芯片晶體管數(shù)量

    蘋果M3芯片晶體管數(shù)量相當(dāng)可觀,相比前代產(chǎn)品有了顯著的提升。這款芯片搭載了高達(dá)250億個(gè)晶體管,比M2
    的頭像 發(fā)表于 03-11 16:45 ?929次閱讀

    蘋果M3芯片有多少晶體管組成

    蘋果M3芯片晶體管數(shù)量上有了顯著的提升。具體來說,標(biāo)準(zhǔn)版的M3芯片內(nèi)部集成了250億個(gè)晶體管
    的頭像 發(fā)表于 03-08 17:00 ?1046次閱讀

    蘋果M3芯片有多少顆晶體管

    蘋果M3芯片搭載了250億個(gè)晶體管,相較于前代M2芯片多了50億個(gè)晶體管。這一顯著的提升使得M3
    的頭像 發(fā)表于 03-08 16:58 ?1175次閱讀

    M3芯片有多少晶體管

    M3芯片晶體管數(shù)量根據(jù)不同的版本有所差異。具體來說,標(biāo)準(zhǔn)版的M3芯片擁有250億個(gè)晶體管,這一
    的頭像 發(fā)表于 03-08 15:43 ?1101次閱讀

    有什么方法可以提高晶體管的開關(guān)速度呢?

    在其內(nèi)部移動(dòng)的時(shí)間越短,從而提高開關(guān)速度。因此,隨著技術(shù)的進(jìn)步,晶體管的尺寸不斷縮小。例如,從70納米(nm)縮小到現(xiàn)在的7納米。 2. 新材料:研究人員一直在
    的頭像 發(fā)表于 01-12 11:18 ?1323次閱讀