0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

半大馬士革工藝:利用空氣隙減少寄生電容

中科院半導(dǎo)體所 ? 來(lái)源:半導(dǎo)體與物理 ? 2024-11-19 17:09 ? 次閱讀

本文介紹了半大馬士革工藝:利用空氣隙減少寄生電容

15cd9f52-9cf2-11ef-a511-92fbcf53809c.jpg

隨著半導(dǎo)體技術(shù)的不斷發(fā)展,芯片制程已經(jīng)進(jìn)入了3納米節(jié)點(diǎn)及更先進(jìn)階段。在這個(gè)過(guò)程中,中道(MEOL)金屬互聯(lián)面臨著諸多新的挑戰(zhàn),如寄生電容等問(wèn)題。為了應(yīng)對(duì)這些挑戰(zhàn),人們提出了大馬士革(semi-damascene)工藝,特別是在使用釕(Ru)作為互連材料時(shí),這種工藝顯示出了顯著的優(yōu)勢(shì),尤其是通過(guò)引入空氣隙來(lái)減少寄生電容。

15eda950-9cf2-11ef-a511-92fbcf53809c.png

傳統(tǒng)銅互連的問(wèn)題

在傳統(tǒng)的銅互連工藝中,隨著制程節(jié)點(diǎn)的不斷縮小,寄生電容和電阻問(wèn)題變得日益嚴(yán)重,導(dǎo)致信號(hào)延遲增加,性能下降。為了解決這些問(wèn)題,研究人員開(kāi)始尋找替代材料和技術(shù)。

15fe3c7a-9cf2-11ef-a511-92fbcf53809c.png

釕(Ru)作為互連材料

釕(Ru)作為一種低電阻、高可靠性的金屬,成為了下一代互連材料的有力候選。釕具有以下優(yōu)點(diǎn): 低電阻:釕的電阻率遠(yuǎn)低于鈷(Co),接近于銅(Cu),即使在極小尺寸下,其電阻增長(zhǎng)速度也較慢。 高可靠性:釕具有出色的抗電遷移能力和高可靠性,特別適合未來(lái)的5納米及更先進(jìn)節(jié)點(diǎn)。 惰性和硬度:釕具有很高的惰性和硬度,不易通過(guò)化學(xué)機(jī)械拋光(CMP)去除,這使得傳統(tǒng)的雙大馬士革工藝在CMP過(guò)程中容易對(duì)低k介質(zhì)造成損傷,導(dǎo)致成品率下降。

16028316-9cf2-11ef-a511-92fbcf53809c.png

空隙的重要性

空隙(airgap)在半大馬士革工藝中起到了關(guān)鍵作用,它可以顯著降低金屬線間的寄生電容,從而減少RC延時(shí)。具體來(lái)說(shuō),空氣隙的引入可以: 減少電容:空氣隙的介電常數(shù)接近于1,遠(yuǎn)低于傳統(tǒng)介質(zhì)材料(如二氧化硅,介電常數(shù)約為3.9),因此可以顯著降低寄生電容。 提高性能:通過(guò)減少寄生電容,可以提高信號(hào)傳輸速度,減少信號(hào)延遲,從而提升整體性能。 降低功耗:減少寄生電容還可以降低信號(hào)傳輸過(guò)程中的能量損失,從而降低功耗。

160d8680-9cf2-11ef-a511-92fbcf53809c.png

半大馬士革工藝流程

M1 Ru刻蝕:使用介質(zhì)作為掩模,刻蝕出M1層的釕金屬線圖案。 空氣隙形成:使用ALD沉積一層絕緣層,在M1層的釕金屬線之間形成空氣隙,以減少寄生電容。 選擇性通孔刻蝕:刻蝕出通孔,以便連接上下層金屬線。 M2 Ru沉積:在通孔和M2層的圖案上沉積釕金屬。 M2 Ru刻蝕和空氣隙形成:刻蝕出M2層的釕金屬線圖案,并在M2層的釕金屬線之間形成空氣隙。

161f6c38-9cf2-11ef-a511-92fbcf53809c.png

空隙的挑戰(zhàn)與解決方案

盡管空氣隙在減少寄生電容方面具有顯著優(yōu)勢(shì),但在實(shí)際應(yīng)用中仍面臨一些挑戰(zhàn),例如空氣隙閉合的控制、平面化的要求等。研究人員通過(guò)仿真和實(shí)驗(yàn),逐步解決了這些挑戰(zhàn),確保了工藝的穩(wěn)定性和可靠性。

16244b0e-9cf2-11ef-a511-92fbcf53809c.png

空氣隙閉合控制:在M1層的釕金屬線之間形成空氣隙后,需要精確控制空氣隙的閉合,以確??諝庀恫粫?huì)在后續(xù)工藝步驟中意外打開(kāi)。這需要高精度的刻蝕和沉積工藝。 平面化:空氣隙形成后,需要進(jìn)行平面化處理,以確保介質(zhì)層的表面平整,不影響后續(xù)工藝步驟。這通常通過(guò)化學(xué)機(jī)械拋光(CMP)實(shí)現(xiàn)。 材料選擇:選擇合適的空氣隙閉合材料(如SiCN)和刻蝕工藝,以確??諝庀兜姆€(wěn)定性和可靠性。

162cbba4-9cf2-11ef-a511-92fbcf53809c.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電容
    +關(guān)注

    關(guān)注

    100

    文章

    6045

    瀏覽量

    150335
  • 寄生電容
    +關(guān)注

    關(guān)注

    1

    文章

    292

    瀏覽量

    19234

原文標(biāo)題:半大馬士革工藝:利用空氣隙減少寄生電容

文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB寄生電容的影響 PCB寄生電容計(jì)算 PCB寄生電容怎么消除

    寄生電容有一個(gè)通用的定義:寄生電容是存在于由絕緣體隔開(kāi)的兩個(gè)導(dǎo)電結(jié)構(gòu)之間的虛擬電容(通常不需要的),是PCB布局中的一種效應(yīng),其中傳播的信號(hào)表現(xiàn)得好像就是電容,但其實(shí)并不是真正的
    的頭像 發(fā)表于 01-18 15:36 ?3001次閱讀
    PCB<b class='flag-5'>寄生電容</b>的影響 PCB<b class='flag-5'>寄生電容</b>計(jì)算 PCB<b class='flag-5'>寄生電容</b>怎么消除

    寄生電容,寄生電容是什么意思

    寄生電容,寄生電容是什么意思 寄生的含義  寄身的含義就是本來(lái)沒(méi)有在那個(gè)地方設(shè)計(jì)電容,但由于布線構(gòu)之間總是有互容,互
    發(fā)表于 03-23 09:33 ?2860次閱讀

    如何采用銅互連單大馬士革工藝制作超厚金屬銅集成電感的概述

    成功開(kāi)發(fā)超厚介質(zhì)膜的淀積和刻蝕工藝、超厚金屬銅的電鍍和化學(xué)機(jī)械研磨等工藝,采用與 CMOS 完全兼容的銅互連單大馬士革工藝制作了超厚金屬銅集成電感。該超厚金屬銅電感在 1~3 GHz
    的頭像 發(fā)表于 05-19 10:39 ?2w次閱讀

    寄生電容產(chǎn)生的原因_寄生電容產(chǎn)生的危害

    本文首先介紹了寄生電容的概念,其次介紹了寄生電容產(chǎn)生的原因,最后介紹了寄生電容產(chǎn)生的危害。
    發(fā)表于 04-30 15:39 ?3w次閱讀

    實(shí)現(xiàn)3nm技術(shù)節(jié)點(diǎn)需要突破哪些半導(dǎo)體關(guān)鍵技術(shù)

    將互連擴(kuò)展到3nm技術(shù)節(jié)點(diǎn)及以下需要多項(xiàng)創(chuàng)新。IMEC認(rèn)為雙大馬士革中的單次顯影EUV,Supervia結(jié)構(gòu),半大馬士革工藝以及后段(BEOL)中的附加功能是未來(lái)的方向。IMEC納米互連項(xiàng)目總監(jiān)Zsolt Tokei闡述了這些創(chuàng)
    的頭像 發(fā)表于 09-15 17:23 ?7200次閱讀
    實(shí)現(xiàn)3nm技術(shù)節(jié)點(diǎn)需要突破哪些半導(dǎo)體關(guān)鍵技術(shù)

    什么是寄生電容_寄生電容的危害

    寄生的含義就是本來(lái)沒(méi)有在那個(gè)地方設(shè)計(jì)電容,但由于布線之間總是有互容,互容就好像是寄生在布線之間的一樣,所以叫寄生電容,又稱雜散電容。
    的頭像 發(fā)表于 09-17 11:56 ?3.2w次閱讀

    什么是寄生電容,什么是寄生電感

    本來(lái)沒(méi)有在那個(gè)地方設(shè)計(jì)電容,但由于布線之間總是有互容,互容就好像是寄生在布線之間的一樣,所以叫寄生電容 寄生電容: 本質(zhì)上還是電容,滿足i=
    的頭像 發(fā)表于 07-27 14:23 ?1.8w次閱讀
    什么是<b class='flag-5'>寄生電容</b>,什么是<b class='flag-5'>寄生</b>電感

    引入空氣間隙以減少前道工序中的寄生電容

    作者:泛林集團(tuán)半導(dǎo)體工藝與整合工程師 Sumant Sarkar 使用Coventor SEMulator3D?創(chuàng)建可以預(yù)測(cè)寄生電容的機(jī)器學(xué)習(xí)模型 減少柵極金屬和晶體管的源極/漏極接觸之間的
    的頭像 發(fā)表于 03-28 17:19 ?906次閱讀
    引入<b class='flag-5'>空氣</b>間隙以<b class='flag-5'>減少</b>前道工序中的<b class='flag-5'>寄生電容</b>

    引入空氣間隙以減少前道工序中的寄生電容

    來(lái)源:《半導(dǎo)體芯科技》雜志 作者:Sumant Sarkar, 泛林集團(tuán)半導(dǎo)體工藝與整合工程師 使用Coventor SEMulator3D? 創(chuàng)建可以預(yù)測(cè)寄生電容的機(jī)器學(xué)習(xí)模型 減少柵極金屬
    的頭像 發(fā)表于 06-02 17:31 ?542次閱讀
    引入<b class='flag-5'>空氣</b>間隙以<b class='flag-5'>減少</b>前道工序中的<b class='flag-5'>寄生電容</b>

    引入空氣間隙以減少前道工序中的寄生電容

    使用Coventor SEMulator3D?創(chuàng)建可以預(yù)測(cè)寄生電容的機(jī)器學(xué)習(xí)模型
    的頭像 發(fā)表于 07-06 17:27 ?422次閱讀
    引入<b class='flag-5'>空氣</b>間隙以<b class='flag-5'>減少</b>前道工序中的<b class='flag-5'>寄生電容</b>

    寄生電容對(duì)MOS管快速關(guān)斷的影響

    寄生電容對(duì)MOS管快速關(guān)斷的影響 MOS(Metal Oxide Semiconductor)管是一種晶體管,它以其高性能和可靠性而廣泛應(yīng)用于許多電子設(shè)備,如功率放大器和開(kāi)關(guān)電源。盡管MOS管具有
    的頭像 發(fā)表于 09-17 10:46 ?3285次閱讀

    使用半大馬士革工藝流程研究后段器件集成的工藝

    SEMulator3D?虛擬制造平臺(tái)可以展示下一代半大馬士革工藝流程,并使用新掩膜版研究后段器件集成的工藝假設(shè)和挑戰(zhàn)
    的頭像 發(fā)表于 10-24 17:24 ?874次閱讀
    使用<b class='flag-5'>半大馬士革</b><b class='flag-5'>工藝</b>流程研究后段器件集成的<b class='flag-5'>工藝</b>

    什么是銅互連?為什么銅互連非要用雙大馬士革工藝

    在芯片制程中,很多金屬都能用等離子的方法進(jìn)行刻蝕,例如金屬Al,W等。但是唯獨(dú)沒(méi)有聽(tīng)說(shuō)過(guò)干法刻銅工藝,聽(tīng)的最多的銅互連工藝要數(shù)雙大馬士革工藝,為什么?
    的頭像 發(fā)表于 11-14 18:25 ?8521次閱讀
    什么是銅互連?為什么銅互連非要用雙<b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>?

    半大馬士革集成中引入空氣間隙結(jié)構(gòu)面臨的挑戰(zhàn)

    幫助imec確定使用半大馬士革集成和空氣間隙結(jié)構(gòu)進(jìn)行3nm后段集成的工藝假設(shè) ? ? 作者:泛林集團(tuán)Semiverse? Solution部門半導(dǎo)體工藝與整合工程師Assawer So
    發(fā)表于 12-25 14:40 ?330次閱讀
    <b class='flag-5'>半大馬士革</b>集成中引入<b class='flag-5'>空氣</b>間隙結(jié)構(gòu)面臨的挑戰(zhàn)

    銅互連雙大馬士革工藝的步驟

    本文介紹了銅互連雙大馬士革工藝的步驟。 ? 如上圖,是雙大馬士革工藝的一種流程圖。雙大馬士革所用的介質(zhì)層,阻擋層材質(zhì),以及制作方法略有差別,
    的頭像 發(fā)表于 12-10 11:28 ?461次閱讀
    銅互連雙<b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>的步驟