0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

如何采用銅互連單大馬士革工藝制作超厚金屬銅集成電感的概述

集成電路應用雜志 ? 來源:未知 ? 作者:易水寒 ? 2018-05-19 10:39 ? 次閱讀

摘要:成功開發(fā)超厚介質(zhì)膜的淀積和刻蝕工藝、超厚金屬銅的電鍍和化學機械研磨等工藝,采用與 CMOS 完全兼容的銅互連單大馬士革工藝制作了超厚金屬銅集成電感。該超厚金屬銅電感在 1~3 GHz 頻率范圍內(nèi)的電感值均勻,在 2.5 GHz 頻率下的 Q 值達到 11。并且進一步研究了線圈圈數(shù)、金屬線寬和金屬間距對電感值和 Q 值的影響。

射頻集成電路RFIC)工藝中,硅襯底螺旋電感(SIOS)是影響許多 RF 集成電路性能的關鍵部分,使用高 Q 值的片上集成電感,可以提高 RF 模塊電路的可靠性和電路設計效率。常用于提高電感 Q 值的一種方法是采用高阻襯底(2 kΩ?cm)來降低襯底的寄生效應,但這種方法與傳統(tǒng) CMOS 工藝不兼容。因為在 CMOS 或者 BiCMOS 工藝中,襯底的電阻率一般不會超過 30 Ω?cm[1-3]。另一種提高集成電感 Q 值,且與 CMOS 兼容的方法是采用銅互連技術降低金屬線圈電阻。因為電感的 Q 值是與金屬線圈電阻成反比的,減小金屬線的電阻是增加 Q 值最有效的方法[4-5]。增加金屬線寬和厚度都可以降低電阻,但增加線寬會影響集成度,同時也會增加寄生電容,從而影響其工作頻率,增大電感和襯底的耦合。在工藝上,金屬的厚度也不能無限制的增加,當鋁線的厚度超過 3 μm,線條很容易斷裂,同時會給刻蝕工藝帶來很大的挑戰(zhàn)。

銅由于具有較低的電阻率(1.7 μΩ?cm)在理論上可以替代鋁,作為電感,并且有效降低金屬線圈電阻。目前工業(yè)中,銅互連采用大馬士革結構的鑲嵌工藝和化學機械拋光(CMP)平坦化代替了刻蝕工藝,因此銅線可以比鋁線做得更厚,金屬線圈電阻更小。本文對超厚金屬銅互連工藝進行了研究,制備了一種與 CMOS 工藝完全兼容的超厚銅電感,并對其性能進行了系統(tǒng)的測試研究。

1 工藝流程和工藝特性

1.1 工藝流程

綜合考慮電感的大小、Q 值、可靠性、工藝的復雜性和兼容性等各方面的影響,我們采用厚絕緣襯底結構。這種結構的線圈雖然沒有犧牲層結構的線圈性能突出,但由于厚絕緣層對襯底寄生效應的削弱,同樣可以獲得性能較好的電感。采用離襯底較遠的金屬層(Thick Top Metal,MTT)作電感,可以減少襯底和金屬層之間的電磁場耦合在襯底中引起的損耗。具體工藝方法是,采用銅單大馬士革工藝,按金屬層次劃分,主要包括 5 個工藝模塊:MTT、VT2、MT、VT1 和 Mx。

1.2 工藝特性

采用低電阻率且離襯底較遠的厚銅金屬(Thick Top Metal,MTT)作電感。工藝上存在的技術難點,主要包括超厚介質(zhì)膜的淀積和刻蝕、超厚銅的電鍍(ECP)和 CMP、抑制銅原子在硅和二氧化硅中的擴散等問題。本文采用 3.3 μm 的超厚金屬銅作片上螺旋電感,該超厚金屬 Cu 層設計規(guī)則最小金屬線寬/最小金屬間距為 2.5 μm /2 μm,最大金屬寬線寬 45 μm,其最為關鍵的工藝是超寬超厚線條的刻蝕和大面積銅的 CMP。

1.2.1 頂層金屬(MTT)刻蝕工藝

頂層金屬(MTT)的介質(zhì)膜采用等離子增強化學沉積(PECVD)TEOS 3.3 μm,光刻后采用 AMAT eMax 刻蝕設備刻蝕出不同線寬的圖形, 刻蝕氣體為C4F6。圖 1 是刻蝕后不同線寬的形貌圖,從圖中可以看出,刻蝕后線寬為 2.5 μm 和線寬為 15 μm 的 Trench 形貌完好,并且得到了均勻的 Trench 底部(Trench 底部過刻蝕量為 1 000 ~ 1 100 ?)。

1.2.2 頂層厚銅(MTT)的CMP工藝

由于不同的圖形(不同線寬及間距)在進行 ECP工藝后的表面形貌不同,因此經(jīng)過 CMP 后各圖形區(qū)域的金屬厚度和 Dishing 情況也存在不同,如表 1 所示。對于各種不同線寬的金屬厚度及 Dishing均在工藝規(guī)范內(nèi)。

圖 2 是經(jīng)過 PVD、ECP 和 CMP 平坦化工藝后的 XSEM 圖。從圖可以看出,頂層金屬厚度大于 2.9 μm。同時,設計值為 10 μm 的電感線圈,完成刻蝕以及 CMP 后頂部和底部線寬分別為 10.000 μm 和 9.743 μm。金屬線厚度和寬度均達到設計標準并且溝槽形貌良好,中心(a)和邊緣(b)差別不大,說明刻蝕和 CMP 均勻性都很好。

2 電感性能結果與討論

2.1 WAT 測試

本文對 3.3 μm 金屬層 MTT(Thick Top Metal)Meander-Fork 結構進行了電學測試。線寬 2.5 μm、間距 2 μm、長 0.2 m 的 Meander 方塊電阻如表 2 所示。

根據(jù)業(yè)內(nèi)標準,金屬寬度/間距(W/S)為 2.5 μm / 2 μm 結構的 Rs 為 5.21 mΩ/□,而本文 Rs 均值為5.6 mΩ/□,比業(yè)內(nèi)標準稍大,原因是 ECP 銅的晶粒較小,加上 ECP 后退火溫度較低,從而導致銅的電阻率稍微偏高。

圖 3 是 Meander-Fork 結構(W/S=2.5 μm/2 μm,Length= 0.2 m)上的漏電測試結果,漏電流水平為 1×10-13 A 左右,在業(yè)內(nèi)標準規(guī)范內(nèi),工藝正常。

2.2 電感測試結果與分析

電感的測試系統(tǒng)由 E8363B 網(wǎng)絡分析儀和微波探針臺組成,該測試系統(tǒng)可以測試散射 S 參數(shù)。螺旋電感被安放在兩個 GSG(ground-singal-ground)的探頭之間,測量時硅襯底通過測試夾從背面接地。利用公式將所測量的散射 S 參數(shù)轉化為導納 Y 參數(shù),再求得電感值和 Q 值。電感值主要受包括幾何參數(shù)(面積、形狀、寬度、間距、圈數(shù))和工藝參數(shù)(襯底電阻率、金屬電阻率、襯底和線圈距離)的影響。

本文通過對 2 層金屬進行 RF 測試,對電感性能的 3 個主要參數(shù):品質(zhì)因子 Q、串聯(lián)電阻 Rs 以及串聯(lián)電感 L 進行了初步的評估。對于單端電感的性能比較(頻率范圍 100 MHz~5 GHz),涉及的主要結構參數(shù)有 Dout(電感外徑)、W(金屬寬度)、S(金屬間距)和 N(電感圈數(shù))。

2.2.1 不同電感圈數(shù)N的電感性能分析

圖4(a)是不同圈數(shù) N 的螺旋電感的 Q 值(Dout = 200 μm、W = 10 μm、S = 2 μm)。當頻率 Freq 小于 1.0 GHz 時,片上電感的輸入阻抗以感抗為主,6 條曲線 Q 值幾乎重合。此時 N 增加對 Q 值得影響可以忽略,且隨著頻率的升高,寄生電容的作用越來越大,Q 值漸漸增大。當頻率 Freq 大于 1.5 GHz 時 Q 值開始下降,原因包括:(1)隨著圈數(shù) N 的增加,Din 變小,無論金屬線圈的損耗,還是襯底的損耗都增大[6]。(2)高頻時,趨膚效應變得顯著,圈數(shù)增加,導致串聯(lián)電阻 Rs 增加(如圖 4(b))。(3)圈數(shù)增加,也導致寄生電容的增加,從而引起電場能的峰值上升,導致 Q 值的減小。

圖 4(c)是不同線圈數(shù)下電感 L 值隨頻率變化趨勢圖,從圖中也可得知,電感圈數(shù)越大,其電感值 L 也相應增大。

圖 4(d)是頻率在 1 GHz 時,電感的品質(zhì)因子 Q 和電感值 L與圈數(shù) N 的關系曲線。當 N ≤ 4.5 時,L 隨 N 增加而線性增大。N > 4.5 時,L 變化趨緩,即增加 N,對電感值的影響變小。

綜上分析不同 N 對 Q,L 的影響,可以得出當芯片面積受限時,電感圈數(shù)的增加對其低頻應用影響不大。但頻率升高后,寄生電容的作用變大,且 N 增加對 L 值貢獻越來越小,此時應選用圈數(shù)較少的中空電感結構。

2.2.2 不同金屬間距 S 的電感性能分析

圖 5 為不同電感間距 S 對傳統(tǒng)結構電感值 L 和 Q 值的影響(Dout = 200 μm,W = 10 μm, N=3.5)。從圖 5 可以得知,從間距 2 μm 開始,間距越小,其 Q 值越低,而電感值越大。這是由于減小間距,使得組成電感的金屬線圈間的寄生電容的增加,導致 Q 值的下降。間距的減小,導致組成電感的各部分線段互感增加,從而電感值增加。

2.2.3 不同金屬線寬 W 的電感性能分析

圖 6 為不同金屬線寬 W 對電感值 L 和 Q 值的影響(Dout = 200 μm,S = 2 μm,N = 3.5)。如圖 6(a)所示,當金屬導體線寬變小時,電感的品質(zhì)因子 Q 呈增大趨勢。Q 值在低頻段增加達到 11,隨即在高頻段降低,其原因是在外徑不變情況下,隨著寬度的增加,金屬橫截面積必然增大,從而使串聯(lián)電阻減小,Q 值增加。然而在較高頻段,由于趨膚效應和鄰近效應,串聯(lián)電阻上升,從而導致 Q值下降。圖 6(b)中較窄線寬(W = 2 μm)的電感值較大,這是橫截面積較小的線圈產(chǎn)生較大的互感和外部磁通[7]。線寬的增加也會影響集成度,同時產(chǎn)生寄生電容,從而影響其工作頻率,增大電感和襯底耦合,導致 Q 值的下降。

3 結語

本文采用銅互連單大馬士革工藝,制備了超厚金屬銅集成電感。對超厚銅電感中關鍵工藝模塊進行了開發(fā),包括超厚介質(zhì)膜的淀積和刻蝕、超厚金屬 Cu 的電鍍和 CMP 工藝等,刻蝕后溝槽形貌良好,CMP 后金屬 Cu 的厚度和線寬均達到設計標準。對所制備的超厚金屬銅電感進行電學測試結果表明:電感 Q 值最高可達到 11(頻率為 2.5 GHz)。在 1~3 GHz 范圍內(nèi),電感值較均勻。不同線圈圈數(shù),金屬線寬和金屬間距對超厚金屬 Cu 電感的電感值 L 和 Q 值均有不同影響。該方法研制的銅電感和 CMOS 集成電路工藝完全兼容,具有廣闊的應用前景。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電鍍
    +關注

    關注

    16

    文章

    467

    瀏覽量

    24612
  • RFIC
    +關注

    關注

    1

    文章

    65

    瀏覽量

    24804
  • 集成電路制造

    關注

    0

    文章

    11

    瀏覽量

    7056

原文標題:一種單大馬士革結構超厚銅集成電感

文章出處:【微信號:appic-cn,微信公眾號:集成電路應用雜志】歡迎添加關注!文章轉載請注明出處。

收藏 0人收藏

    評論

    相關推薦
    熱點推薦

    一文詳解大馬士革工藝

    但隨著技術迭代,晶體管尺寸持續(xù)縮減,電阻電容(RC)延遲已成為制約集成電路性能的關鍵因素。在90納米及以下工藝節(jié)點,開始作為金屬互聯(lián)材料取代鋁,同時
    的頭像 發(fā)表于 02-07 09:39 ?2277次閱讀
    一文詳解<b class='flag-5'>銅</b><b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>

    集成電路片內(nèi)互連技術的發(fā)展

    摘要:論述了互連取代鋁互連的主要考慮,介紹了及其合金的淀積、圖形化方法、以及與低介電常教
    發(fā)表于 05-04 10:27 ?14次下載

    如何制作特殊多層PCB板

    特殊多層PCB最早起源于北美地區(qū),如加拿大的UPE公司。該公司在上世紀90年代開始研發(fā)生產(chǎn)
    的頭像 發(fā)表于 11-08 08:57 ?1.2w次閱讀
    如何<b class='flag-5'>制作</b>特殊<b class='flag-5'>超</b><b class='flag-5'>厚</b><b class='flag-5'>銅</b>多層PCB板

    12吋晶圓集成電路芯片制程工藝與工序后端BEOL的詳細資料說明

    本文介紹集成電路芯片制造后端大馬士革布線多層互聯(lián)及測試等工藝。目的是科普集成電路芯片制造工藝
    發(fā)表于 04-10 08:00 ?46次下載
    12吋晶圓<b class='flag-5'>集成</b>電路芯片制程<b class='flag-5'>工藝</b>與工序后端BEOL的詳細資料說明

    多層PCB板制造工藝怎么樣

    摘要:多層PCB是具有強弱電連接功能的一體化連接器件。針對0.41 mm以上的多層P
    的頭像 發(fā)表于 08-19 15:27 ?6676次閱讀
    <b class='flag-5'>超</b><b class='flag-5'>厚</b><b class='flag-5'>銅</b>多層PCB板制造<b class='flag-5'>工藝</b>怎么樣

    實現(xiàn)3nm技術節(jié)點需要突破哪些半導體關鍵技術

    互連擴展到3nm技術節(jié)點及以下需要多項創(chuàng)新。IMEC認為雙大馬士革中的次顯影EUV,Supervia結構,半大馬士革工藝以及后段(BEO
    的頭像 發(fā)表于 09-15 17:23 ?7637次閱讀
    實現(xiàn)3nm技術節(jié)點需要突破哪些半導體關鍵技術

    使用半大馬士革工藝流程研究后段器件集成工藝

    SEMulator3D?虛擬制造平臺可以展示下一代半大馬士革工藝流程,并使用新掩膜版研究后段器件集成工藝假設和挑戰(zhàn)
    的頭像 發(fā)表于 10-24 17:24 ?1116次閱讀
    使用半<b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>流程研究后段器件<b class='flag-5'>集成</b>的<b class='flag-5'>工藝</b>

    什么是互連?為什么互連非要用雙大馬士革工藝?

    在芯片制程中,很多金屬都能用等離子的方法進行刻蝕,例如金屬Al,W等。但是唯獨沒有聽說過干法刻工藝,聽的最多的
    的頭像 發(fā)表于 11-14 18:25 ?1.1w次閱讀
    什么是<b class='flag-5'>銅</b><b class='flag-5'>互連</b>?為什么<b class='flag-5'>銅</b><b class='flag-5'>互連</b>非要用雙<b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>?

    大馬士革集成中引入空氣間隙結構面臨的挑戰(zhàn)

    ? 隨著芯片制造商向3nm及以下節(jié)點邁進,后段模塊處理迎來挑戰(zhàn) 半大馬士革集成方案中引入空氣間隙結構可能有助于縮短電阻電容的延遲時間 ? 隨著器件微縮至3nm及以下節(jié)點,后段模塊處理迎來許多新的挑戰(zhàn),這使芯片制造商開始考慮新的后段集成
    發(fā)表于 12-25 14:40 ?513次閱讀
    半<b class='flag-5'>大馬士革</b><b class='flag-5'>集成</b>中引入空氣間隙結構面臨的挑戰(zhàn)

    通過工藝建模進行后段制程金屬方案分析

    及電阻率增加問題,半導體行業(yè)正在尋找替代金屬線材料。 l 在較小尺寸中,釕的性能優(yōu)于和鈷,因此是較有潛力的替代材料。 隨著互連尺寸縮減,阻擋層占總體線體積的比例逐漸增大。因此,半
    的頭像 發(fā)表于 04-09 17:11 ?685次閱讀
    通過<b class='flag-5'>工藝</b>建模進行后段制程<b class='flag-5'>金屬</b>方案分析

    降低半導體金屬線電阻的沉積和刻蝕技術

    著提升。通常,銅線的制作流程是用溝槽刻蝕工藝在低介電二氧化硅里刻蝕溝槽圖形,然后通過大馬士革流程用填充溝槽。 但這種方法會生出帶有明顯晶界和空隙的多晶結構,從而增加銅線電阻。 為防止
    的頭像 發(fā)表于 08-19 11:49 ?688次閱讀
    降低半導體<b class='flag-5'>金屬</b>線電阻的沉積和刻蝕技術

    金屬層1工藝的制造流程

    金屬層1工藝是指形成第一層金屬互連線,第一層金屬互連線的目的是實現(xiàn)把不同區(qū)域的接觸孔連起來,以及
    的頭像 發(fā)表于 11-15 09:12 ?779次閱讀
    <b class='flag-5'>金屬</b>層1<b class='flag-5'>工藝</b>的制造流程

    大馬士革工藝:利用空氣隙減少寄生電容

    問題。為了應對這些挑戰(zhàn),人們提出了大馬士革(semi-damascene)工藝,特別是在使用釕(Ru)作為互連材料時,這種工藝顯示出了顯著的優(yōu)勢,尤其是通過引入空氣隙來減少寄生電容。
    的頭像 發(fā)表于 11-19 17:09 ?1395次閱讀
    半<b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>:利用空氣隙減少寄生電容

    大馬士革互連工藝詳解

    芯片制造可分為前段(FEOL)晶體管制造和后段(BEOL)金屬互連制造。后段工藝是制備導線將前段制造出的各個元器件串連起來連接各晶體管,并分配時鐘和其他信號,也為各種電子系統(tǒng)組件提供電源和接地。
    的頭像 發(fā)表于 12-04 14:10 ?5189次閱讀
    <b class='flag-5'>大馬士革</b><b class='flag-5'>銅</b><b class='flag-5'>互連</b><b class='flag-5'>工藝</b>詳解

    互連大馬士革工藝的步驟

    本文介紹了互連大馬士革工藝的步驟。 ? 如上圖,是雙大馬士革工藝的一種流程圖。雙
    的頭像 發(fā)表于 12-10 11:28 ?2228次閱讀
    <b class='flag-5'>銅</b><b class='flag-5'>互連</b>雙<b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>的步驟

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品