0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么是銅互連?為什么銅互連非要用雙大馬士革工藝?

中科院半導(dǎo)體所 ? 來源:Tom聊芯片智造 ? 2023-11-14 18:25 ? 次閱讀

芯片制程中,很多金屬都能用等離子的方法進(jìn)行刻蝕,例如金屬Al,W等。但是唯獨(dú)沒有聽說過干法刻銅工藝,聽的最多的銅互連工藝要數(shù)雙大馬士革工藝,為什么?

什么是銅互連?

芯片的金屬互連是指在芯片內(nèi)部,用于連接晶體管電容、電阻等之間的金屬導(dǎo)線,確保芯片電信號(hào)傳輸。早期的集成電路中,鋁是制作金屬互連的主要材料,但由于銅具有更好的導(dǎo)電性和抗電遷移特性,現(xiàn)在一般用銅作為集成電路的互聯(lián)金屬。

芯片互連指的是集成電路上,不同的部件之間進(jìn)行電連接的金屬連接。這些導(dǎo)線使得芯片內(nèi)部的成千上萬乃至上億的晶體管之間可以進(jìn)行信號(hào)傳輸。簡單來說,就像幾個(gè)水庫,相互獨(dú)立。通過挖溝渠的方式,將水庫之間導(dǎo)通,來實(shí)現(xiàn)水流(電流)的流動(dòng)。如果沒有互連,芯片內(nèi)部就像一個(gè)斷路。

e116a938-82d6-11ee-939d-92fbcf53809c.jpg ?

什么是大馬士革工藝?

熟悉歷史和地理的朋友都知道敘利亞首都大馬士革(Damascene)這座城市,而大馬士革刀劍以其鋒利,紋理的精美而著稱。其中需要用到一種鑲嵌工藝:首先,在大馬士革鋼的表面上雕刻出所需的圖案,將預(yù)先準(zhǔn)備好的材料緊密地鑲嵌到雕刻出的凹槽中,完成鑲嵌后,表面可能會(huì)有些不平整。工匠會(huì)仔細(xì)打磨,確保整體的光滑。

了解芯片工藝的朋友不禁驚呼,這不就是芯片的雙大馬士革工藝的雛形嘛。先在介電層中刻出凹槽或孔,然后在其中填充金屬。填充后,多余的金屬會(huì)被cmp去除。簡直如出一轍。

為什么銅互連非要用雙大馬士革工藝?

銅不容易被刻蝕!與某些材料不同,銅在等離子體刻蝕過程中不容易形成揮發(fā)性化合物。對(duì)于許多材料,干法刻蝕會(huì)形成容易從表面蒸發(fā)的反應(yīng)產(chǎn)物,這些產(chǎn)物會(huì)迅速擴(kuò)散出去而不會(huì)再次沉積在晶圓表面。但是,銅與常見的刻蝕氣體反應(yīng)生成的化合物往往是非揮發(fā)性的,這使得其難以被有效地從表面去除。

干法不行,那用濕法?芯片制程新線寬在幾十納米,濕法精度根本達(dá)不到。 因此棄用干濕法刻蝕的方案,改用雙大馬士革工藝。

e12a334a-82d6-11ee-939d-92fbcf53809c.jpg ? ?

雙大馬士革工藝步驟:

介電層沉積:在已有的金屬層上沉積一層介電材料。通常是一個(gè)低介電常數(shù)的材料,以減少電容和信號(hào)延遲。

孔與槽的光刻與蝕刻:首先通過光刻技術(shù)在介電層上形成圖案,定義出導(dǎo)通孔和互連槽的位置。然后,使用蝕刻技術(shù),將這些圖案轉(zhuǎn)移到介電層中,形成實(shí)際的孔和槽。

銅沉積:在孔和槽中沉積銅。通常是通過電鍍技術(shù)完成的。

化學(xué)機(jī)械拋光:去除多余的銅,使銅與介電層的表面齊平。這樣,只有孔和槽內(nèi)部的銅仍然保留。

e13bfa80-82d6-11ee-939d-92fbcf53809c.png

為什么沒有干法刻蝕銅工藝?

銅的刻蝕難以生成易揮發(fā)物質(zhì),生成物會(huì)附在晶圓表面,生成物的再沉積了影響下方Cu的刻蝕速率和均勻性,甚至導(dǎo)致Cu刻蝕的停止。

一般金屬的干法刻蝕通常需要目標(biāo)材料與刻蝕氣體反應(yīng)生成易揮發(fā)的化合物。例如: 鋁刻蝕:

2Al+3Cl2→2AlCl3 鎢刻蝕:

W+Cl2→WCl6 鈦刻蝕:

Ti+2Cl2→TiCl4 AlCl3,WCl6,TiCl4均是可揮發(fā)的物質(zhì),可以通過真空系統(tǒng)從刻蝕腔室中抽出。

Cu與Cl2或F自由基的反應(yīng)式為:

Cu+Cl2→CuCl2或CuCl

Cu+F*→CuF2

e14d3188-82d6-11ee-939d-92fbcf53809c.png

CuF2,CuCl,CuCl2的物化性質(zhì)?

外觀:CuF2,白色或綠色晶體;CuCl,白色或淺綠色的粉末;CuCl2,棕黃色至綠色的粉末。

相態(tài):在常溫下,CuF?,CuCl,CuCl2均是固態(tài)物質(zhì)。

密度:CuF?,4.23 g/cm3;CuCl2,3.386 g/cm3;CuCl,4.14 g/cm3。

熔點(diǎn):CuF?,785°C;CuCl,約為430°C;CuCl2,993°C。

銅刻蝕有哪些方法?

1,在線寬很小的芯片制程中,無法用干法刻蝕,也無法用濕法刻蝕,因?yàn)闈穹涛g銅在納米尺度上難以實(shí)現(xiàn)高度均勻和精確的控制,一般濕法刻蝕在線寬為3um以上比較適用。因此,在大多數(shù)芯片制程中只能使用雙大馬士革工藝進(jìn)行Cu互連。

2,當(dāng)線寬較大時(shí),可以用濕法刻蝕來除去Cu。濕法刻蝕是使用液體化學(xué)品來去除材料的過程,對(duì)于銅這樣的金屬,需要使用特定的化學(xué)溶液進(jìn)行去除。對(duì)于大面積的銅層,如電鍍銅的種子層或較粗的銅線路,濕法刻蝕是一個(gè)有效且經(jīng)濟(jì)的選擇。

e1820124-82d6-11ee-939d-92fbcf53809c.jpg

3,Cu層較薄時(shí),可以考慮用IBE(離子束刻蝕)去除。但是IBE不是主流的除銅方式,因?yàn)樗乃俾瘦^慢+Cu容易再沉積。IBE使用Ar離子轟擊晶圓表面,Ar離子與晶圓表面的碰撞使Cu發(fā)生物理剝離,但是IBE設(shè)備的成本相對(duì)較高,且處理速率比化學(xué)刻蝕方法慢很多。







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5388

    文章

    11547

    瀏覽量

    361826
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9693

    瀏覽量

    138189
  • CMP
    CMP
    +關(guān)注

    關(guān)注

    6

    文章

    150

    瀏覽量

    26012

原文標(biāo)題:銅互連為什么不用干法刻蝕的方法?

文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    研究透視:芯片-互連材料

    編輯語 集成電路占用面積的不斷縮小,正在將性能限制,從晶體管本身轉(zhuǎn)移到晶體管之間的互連工藝。互連的電阻-電容延遲,隨著器件密度的增加而惡化,因?yàn)?b class='flag-5'>互連路徑變長,導(dǎo)線變窄,并且隨著新材料集
    的頭像 發(fā)表于 12-18 13:49 ?223次閱讀
    研究透視:芯片-<b class='flag-5'>互連</b>材料

    無氧網(wǎng)線和純網(wǎng)線哪個(gè)好

    。 通過特殊工藝去除中的氧等雜質(zhì),具有高純度、優(yōu)異的導(dǎo)電性、導(dǎo)熱性、冷熱加工性能和良好的焊接性能、耐蝕性能。 純網(wǎng)線(通常指青銅外邊再鍍上一層無氧的網(wǎng)線): 采用銅材料制造,但可
    的頭像 發(fā)表于 12-13 10:21 ?263次閱讀

    PCB設(shè)計(jì)中填充和網(wǎng)格有什么區(qū)別?

    填充(SolidCopper)和網(wǎng)格(HatchedCopper)是PCB設(shè)計(jì)中兩種不同的鋪方式,它們?cè)陔姎庑阅?、熱管理、加?b class='flag-5'>工藝和成本方面存在一些區(qū)別:1.電氣性能:填充
    的頭像 發(fā)表于 12-10 16:45 ?101次閱讀
    PCB設(shè)計(jì)中填充<b class='flag-5'>銅</b>和網(wǎng)格<b class='flag-5'>銅</b>有什么區(qū)別?

    互連大馬士革工藝的步驟

    本文介紹了互連大馬士革工藝的步驟。 ? 如上圖,是大馬
    的頭像 發(fā)表于 12-10 11:28 ?461次閱讀
    <b class='flag-5'>銅</b><b class='flag-5'>互連</b><b class='flag-5'>雙</b><b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>的步驟

    PCB設(shè)計(jì)中填充和網(wǎng)格有什么區(qū)別?

    填充(SolidCopper)和網(wǎng)格(HatchedCopper)是PCB設(shè)計(jì)中兩種不同的鋪方式,它們?cè)陔姎庑阅?、熱管理、加?b class='flag-5'>工藝和成本方面存在一些區(qū)別:1.電氣性能:填充
    的頭像 發(fā)表于 12-10 11:18 ?80次閱讀
    PCB設(shè)計(jì)中填充<b class='flag-5'>銅</b>和網(wǎng)格<b class='flag-5'>銅</b>有什么區(qū)別?

    PCB設(shè)計(jì)中填充和網(wǎng)格究竟有什么區(qū)別?

    填充(SolidCopper)和網(wǎng)格(HatchedCopper)是PCB設(shè)計(jì)中兩種不同的鋪方式,它們?cè)陔姎庑阅?、熱管理、加?b class='flag-5'>工藝和成本方面存在一些區(qū)別:1.電氣性能:填充
    的頭像 發(fā)表于 12-04 18:00 ?273次閱讀
    PCB設(shè)計(jì)中填充<b class='flag-5'>銅</b>和網(wǎng)格<b class='flag-5'>銅</b>究竟有什么區(qū)別?

    大馬士革互連工藝詳解

    芯片制造可分為前段(FEOL)晶體管制造和后段(BEOL)金屬互連制造。后段工藝是制備導(dǎo)線將前段制造出的各個(gè)元器件串連起來連接各晶體管,并分配時(shí)鐘和其他信號(hào),也為各種電子系統(tǒng)組件提供電源和接地。
    的頭像 發(fā)表于 12-04 14:10 ?872次閱讀
    <b class='flag-5'>大馬士革</b><b class='flag-5'>銅</b><b class='flag-5'>互連</b><b class='flag-5'>工藝</b>詳解

    優(yōu)化銅互連結(jié)構(gòu)的熱應(yīng)力分析與介電材料選擇

    摘要: 基于Ansys有限元軟件,采用三級(jí)子模型技術(shù)對(duì)多層互連結(jié)構(gòu)芯片進(jìn)行了三維建模。研究了10層互連結(jié)構(gòu)總體互連線介電材料的彈性模量和
    的頭像 發(fā)表于 12-03 16:54 ?153次閱讀
    優(yōu)化銅<b class='flag-5'>互連</b>結(jié)構(gòu)的熱應(yīng)力分析與介電材料選擇

    藍(lán)光激光焊接技術(shù)在焊接極耳的工藝應(yīng)用

    牢固、易產(chǎn)生飛濺和氣孔等。而藍(lán)光激光焊接機(jī)憑借其高吸收率、無飛濺、高精度等特點(diǎn),在焊接極耳的工藝流程中展現(xiàn)出了巨大的優(yōu)勢。下面介紹藍(lán)光激光焊接技術(shù)在焊接極耳的工藝應(yīng)用。 ? ? 藍(lán)
    的頭像 發(fā)表于 11-29 16:16 ?158次閱讀
    藍(lán)光激光焊接技術(shù)在焊接<b class='flag-5'>銅</b>極耳的<b class='flag-5'>工藝</b>應(yīng)用

    大馬士革工藝:利用空氣隙減少寄生電容

    問題。為了應(yīng)對(duì)這些挑戰(zhàn),人們提出了大馬士革(semi-damascene)工藝,特別是在使用釕(Ru)作為互連材料時(shí),這種工藝顯示出了顯著的優(yōu)勢,尤其是通過引入空氣隙來減少寄生電容。
    的頭像 發(fā)表于 11-19 17:09 ?535次閱讀
    半<b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>:利用空氣隙減少寄生電容

    金屬層1工藝的制造流程

    金屬層1工藝是指形成第一層金屬互連線,第一層金屬互連線的目的是實(shí)現(xiàn)把不同區(qū)域的接觸孔連起來,以及把不同區(qū)域的通孔1連起來。第一金屬層是大馬士革
    的頭像 發(fā)表于 11-15 09:12 ?268次閱讀
    金屬層1<b class='flag-5'>工藝</b>的制造流程

    集成電路的互連線材料及其發(fā)展

    尤其是當(dāng)電路的特征尺寸越來越小的時(shí)候,互連線引起的各種效應(yīng)是影響電路性能的重要因素。本文闡述了傳統(tǒng)金屬鋁以及合金到現(xiàn)在主流的以及正在發(fā)展的新型材料———碳納米管作為互連線的優(yōu)劣,并對(duì)新型光
    的頭像 發(fā)表于 11-01 11:08 ?1080次閱讀

    降低半導(dǎo)體金屬線電阻的沉積和刻蝕技術(shù)

    著提升。通常,銅線的制作流程是用溝槽刻蝕工藝在低介電二氧化硅里刻蝕溝槽圖形,然后通過大馬士革流程用填充溝槽。 但這種方法會(huì)生出帶有明顯晶界和空隙的多晶結(jié)構(gòu),從而增加銅線電阻。 為防止大馬士革
    的頭像 發(fā)表于 08-19 11:49 ?413次閱讀
    降低半導(dǎo)體金屬線電阻的沉積和刻蝕技術(shù)

    互連,尚能飯否?

    方案。鑲嵌集成(Dual damascene integration schemes )方案用電鍍和 CMP 等“濕”工藝取代了等離子蝕刻和沉積等“干”步驟。當(dāng)時(shí),制造商正努力在更復(fù)雜的互連結(jié)構(gòu)面前盡量減少 RC 延遲。 近三
    的頭像 發(fā)表于 07-02 08:40 ?476次閱讀
    <b class='flag-5'>銅</b><b class='flag-5'>互連</b>,尚能飯否?

    通過工藝建模進(jìn)行后段制程金屬方案分析

    及電阻率增加問題,半導(dǎo)體行業(yè)正在尋找替代的金屬線材料。 l 在較小尺寸中,釕的性能優(yōu)于和鈷,因此是較有潛力的替代材料。 隨著互連尺寸縮減,阻擋層占總體線體積的比例逐漸增大。因此,半導(dǎo)體行業(yè)一直在努力尋找可取代傳統(tǒng)
    的頭像 發(fā)表于 04-09 17:11 ?420次閱讀
    通過<b class='flag-5'>工藝</b>建模進(jìn)行后段制程金屬方案分析