0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

晶圓封裝過(guò)程缺陷解析

中科院半導(dǎo)體所 ? 來(lái)源:學(xué)習(xí)那些事?????? ? 2024-11-04 14:01 ? 次閱讀

文章來(lái)源:學(xué)習(xí)那些事??????

原文作者:小陳婆婆???

半導(dǎo)體制造流程中,晶圓測(cè)試是確保產(chǎn)品質(zhì)量和性能的關(guān)鍵環(huán)節(jié)。與此同時(shí)封裝過(guò)程中的缺陷對(duì)半導(dǎo)體器件的性能和可靠性具有重要影響,本文就上述兩個(gè)方面進(jìn)行介紹。

晶圓測(cè)試

對(duì)于碳化硅(SiC)材料而言,由于其獨(dú)特的物理和化學(xué)性質(zhì),測(cè)試過(guò)程尤為重要。以下是以碳化硅晶圓為例,對(duì)其電學(xué)測(cè)試系統(tǒng)的詳細(xì)解析。

測(cè)試系統(tǒng)概述?

d457f9fc-98c6-11ef-a511-92fbcf53809c.jpg

如上圖所示,一個(gè)典型的碳化硅晶圓和分立器件電學(xué)測(cè)試系統(tǒng)主要由三部分組成:電學(xué)檢測(cè)探針臺(tái)、晶體管檢測(cè)儀以及控制用計(jì)算機(jī)。這三部分協(xié)同工作,共同構(gòu)成了完整的測(cè)試系統(tǒng)。

探針臺(tái)解析

探針臺(tái)如圖所示,是測(cè)試系統(tǒng)的核心部件之一,主要負(fù)責(zé)晶圓的電學(xué)檢測(cè)。它主要由載物臺(tái)、探卡、絕緣氣體供應(yīng)設(shè)備等組成。

載物臺(tái):用于放置晶圓,可以兼容4~8寸的晶圓。載物臺(tái)上設(shè)有真空氣孔,能夠牢固地吸附住晶圓,防止在測(cè)試過(guò)程中晶圓發(fā)生移位。

探卡:通過(guò)探針與晶圓上的電極接觸,實(shí)現(xiàn)電信號(hào)的傳輸和檢測(cè)。

絕緣氣體供應(yīng)設(shè)備:提供壓縮空氣和N?等絕緣氣體,用于防止在測(cè)試高壓過(guò)程中發(fā)生“打火”現(xiàn)象。此外,還可以將晶圓浸泡在氟油中進(jìn)行測(cè)試,以提高測(cè)試的絕緣效果和準(zhǔn)確性。氟油測(cè)試法不僅測(cè)試效果優(yōu)于壓縮空氣絕緣,而且測(cè)試完成后氟油容易揮發(fā),不會(huì)污染晶圓表面。

曲線追蹤儀功能

曲線追蹤儀,如圖所示是測(cè)試系統(tǒng)的另一個(gè)重要部件,主要用來(lái)輸出高電壓和大電流,并通過(guò)連線傳導(dǎo)到探針上。

電源配置:儀器內(nèi)部含有集電極電源和步進(jìn)式信號(hào)源兩組電源,可通過(guò)線路配置將電壓加到集電極、發(fā)射極和基極上,以滿足不同的測(cè)試需求。

測(cè)試電路:設(shè)備中包含7種固定的測(cè)試電路,可用于完成不同的測(cè)試項(xiàng),如正向電壓測(cè)試、反向漏電流測(cè)試等。

測(cè)試實(shí)例分析

以SiC SBD(肖特基二極管)為例,對(duì)晶圓進(jìn)行測(cè)試分析。

d4950fea-98c6-11ef-a511-92fbcf53809c.jpg

晶圓結(jié)構(gòu):如圖a所示,1200V 20A SiC SBD晶圓正面為陽(yáng)極,背面為陰極。

測(cè)試過(guò)程:探針臺(tái)內(nèi)的步進(jìn)式電機(jī)帶動(dòng)載物臺(tái)對(duì)晶圓進(jìn)行點(diǎn)測(cè)。通過(guò)步進(jìn)式掃描,可以得到晶圓上每個(gè)測(cè)試點(diǎn)的電學(xué)性能數(shù)據(jù)。

測(cè)試結(jié)果:如圖b所示,通過(guò)等級(jí)MAP圖可以直觀地看到晶圓上各測(cè)試點(diǎn)的性能分類(A、B、NG、ERR)。對(duì)5塊晶圓的測(cè)試結(jié)果進(jìn)行匯總(如圖c所示),可以看出VF基本都在1.5~1.6V之間,反向IDSS漏電流大部分都在10μA以下。這表明晶圓正向分布的一致性良好,但反向特性仍有進(jìn)一步提升的空間。

綜上所述,硅晶圓電學(xué)測(cè)試系統(tǒng)是一個(gè)復(fù)雜而精細(xì)的系統(tǒng),通過(guò)合理的配置和精確的測(cè)試,可以確保晶圓的質(zhì)量和性能符合設(shè)計(jì)要求。

封裝過(guò)程缺陷解析

封裝過(guò)程是半導(dǎo)體器件制造中的關(guān)鍵環(huán)節(jié),其質(zhì)量直接影響器件的性能和可靠性。以下是封裝過(guò)程中常見(jiàn)的缺陷及其詳細(xì)解析:

裝片空洞

定義:裝片空洞是指在封裝過(guò)程中,由于密封不良、裝片機(jī)參數(shù)設(shè)置不當(dāng)或芯片表面存在異物(如氧化物)等原因,導(dǎo)致芯片與框架基島之間未能形成良好的黏結(jié)或釬接,從而產(chǎn)生空洞。

影響:空洞的存在會(huì)嚴(yán)重影響功率器件的導(dǎo)電性,導(dǎo)致RDS(ON)值超標(biāo),進(jìn)而影響器件的性能。此外,空洞還會(huì)降低芯片的導(dǎo)熱效率,形成熱量聚集點(diǎn),增加器件在溫度和功率循環(huán)過(guò)程中的受力不均勻性,從而引發(fā)焊料層裂紋,進(jìn)一步影響封裝產(chǎn)品的可靠性。

控制標(biāo)準(zhǔn):一般功率芯片對(duì)空洞的大小和總面積有嚴(yán)格規(guī)定,非車規(guī)級(jí)產(chǎn)品中要求總面積不超過(guò)芯片面積的10%,單個(gè)空洞不超過(guò)5%。

鍵合不良

定義:鍵合不良包括引線短路、彈坑損傷、第二焊點(diǎn)虛焊或鍵合強(qiáng)度弱等問(wèn)題。

影響:引線短路會(huì)導(dǎo)致不同極性的焊線之間發(fā)生擊穿,造成功率器件失效。彈坑損傷和虛焊會(huì)降低鍵合強(qiáng)度,使得器件在受到交變應(yīng)力時(shí)容易發(fā)生接觸不良,進(jìn)而影響器件的可靠性和使用壽命。

預(yù)防措施:在封裝體設(shè)計(jì)時(shí),應(yīng)確保不同極性的焊線之間的距離足夠大,以避免擊穿短路。同時(shí),應(yīng)嚴(yán)格控制封裝過(guò)程中的工藝參數(shù),以減少對(duì)芯片的機(jī)械沖擊,并確保焊料厚度和冷卻速率合適,以減少熱應(yīng)力沖擊。

封裝破裂

定義:封裝破裂是指在封裝過(guò)程中,由于機(jī)械沖擊、熱應(yīng)力等因素導(dǎo)致的芯片內(nèi)部或表面出現(xiàn)裂紋。

影響:封裝破裂可能導(dǎo)致器件的瞬間電氣失效,尤其是當(dāng)裂紋生長(zhǎng)到影響電路連接時(shí)。裂紋還會(huì)降低器件的可靠性,因?yàn)榱鸭y的擴(kuò)展需要時(shí)間,所以即使初始時(shí)能通過(guò)功能檢測(cè),也可能在后續(xù)的使用環(huán)境中出現(xiàn)問(wèn)題。

預(yù)防措施:應(yīng)嚴(yán)格控制封裝過(guò)程中的工藝參數(shù),以減少對(duì)芯片的機(jī)械沖擊。同時(shí),應(yīng)確保有足夠的焊料厚度來(lái)阻止裂紋的擴(kuò)展,并選擇合適的冷卻速率來(lái)減少熱應(yīng)力沖擊。此外,還應(yīng)嚴(yán)格控制劃片過(guò)程中的崩角大小,以防止裂紋的產(chǎn)生。

綜上所述,在封裝過(guò)程中應(yīng)嚴(yán)格控制各項(xiàng)工藝參數(shù)和條件,以確保封裝質(zhì)量符合設(shè)計(jì)要求。同時(shí),還應(yīng)加強(qiáng)質(zhì)量檢測(cè)和控制手段,及時(shí)發(fā)現(xiàn)并處理潛在的缺陷問(wèn)題。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27363

    瀏覽量

    218703
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4912

    瀏覽量

    127988
  • 碳化硅
    +關(guān)注

    關(guān)注

    25

    文章

    2762

    瀏覽量

    49054

原文標(biāo)題:晶圓測(cè)試與缺陷解析

文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    級(jí)多層堆疊技術(shù)及其封裝過(guò)程

    技術(shù)成為實(shí)現(xiàn)系統(tǒng)性能、帶寬和功耗等方面指標(biāo)提升的重要備選方案之一。對(duì)目前已有的級(jí)多層堆疊技術(shù)及其封裝過(guò)程進(jìn)行了詳細(xì)介紹; 并對(duì)封裝過(guò)程中的兩項(xiàng)關(guān)鍵工藝,硅通孔工藝和
    發(fā)表于 09-13 11:13 ?4844次閱讀

    什么是級(jí)封裝?

    `級(jí)封裝(WLP)就是在其上已經(jīng)有某些電路微結(jié)構(gòu)(好比古董)的晶片(好比座墊)與另一塊經(jīng)腐蝕帶有空腔的晶片(好比玻璃罩)用化學(xué)鍵結(jié)合在一起。在這些電路微結(jié)構(gòu)體的上面就形成了一個(gè)帶有密閉空腔的保護(hù)
    發(fā)表于 12-01 13:58

    級(jí)封裝的方法是什么?

    級(jí)封裝技術(shù)源自于倒裝芯片。級(jí)封裝的開(kāi)發(fā)主要是由集成器件制造廠家(IBM)率先啟動(dòng)。196
    發(fā)表于 03-06 09:02

    封裝有哪些優(yōu)缺點(diǎn)?

    圖為一種典型的級(jí)封裝結(jié)構(gòu)示意圖。上的器件通過(guò)
    發(fā)表于 02-23 16:35

    級(jí)封裝產(chǎn)業(yè)(WLP),級(jí)封裝產(chǎn)業(yè)(WLP)是什么意思

    級(jí)封裝產(chǎn)業(yè)(WLP),級(jí)封裝產(chǎn)業(yè)(WLP)是什么意思 一、
    發(fā)表于 03-04 11:35 ?4.6w次閱讀

    LED封裝過(guò)程中的存在缺陷檢測(cè)方法介紹

    本文在LED芯片非接觸檢測(cè)方法的基礎(chǔ)上[8-9],在LED引腳式封裝過(guò)程中,利用p-n結(jié)光生伏特效應(yīng),分析了封裝缺陷對(duì)光照射LED芯片在引線支架中產(chǎn)生的回路光電流的影響,采用電磁感應(yīng)定律測(cè)量該回路光電流,實(shí)現(xiàn)LED
    發(fā)表于 10-04 17:01 ?2216次閱讀
    LED<b class='flag-5'>封裝過(guò)程</b>中的存在<b class='flag-5'>缺陷</b>檢測(cè)方法介紹

    USB封裝過(guò)程

    USB封裝過(guò)程(好電源和差電源)-完善了usb封裝過(guò)程,畫(huà)圖過(guò)程,每個(gè)流程都很清楚,我是用來(lái)做GL823K讀卡器用的
    發(fā)表于 07-26 14:17 ?26次下載
    USB<b class='flag-5'>封裝過(guò)程</b>

    什么是級(jí)封裝

    在傳統(tǒng)封裝中,是將成品切割成單個(gè)芯片,然后再進(jìn)行黏合封裝。不同于傳統(tǒng)
    的頭像 發(fā)表于 04-06 15:24 ?1.1w次閱讀

    半導(dǎo)體封裝是指什么?封裝過(guò)程是如何完成的

    半導(dǎo)體封裝是指將通過(guò)測(cè)試的按照產(chǎn)品型號(hào)及功能需求加工得到獨(dú)立芯片的過(guò)程。
    的頭像 發(fā)表于 09-29 10:36 ?3409次閱讀

    什么是翹曲?為什么會(huì)出現(xiàn)翹曲?翹曲怎么辦?

    在某個(gè)封裝工藝中,使用了具有不同熱膨脹系數(shù)的封裝材料。封裝過(guò)程中,被放置在封裝基板上,后進(jìn)行
    的頭像 發(fā)表于 07-21 10:47 ?5695次閱讀

    封裝測(cè)試什么意思?

    封裝測(cè)試什么意思? 封裝測(cè)試是指對(duì)半導(dǎo)體芯片(
    的頭像 發(fā)表于 08-24 10:42 ?2138次閱讀

    半導(dǎo)體后端工藝:級(jí)封裝工藝(上)

    級(jí)封裝是指切割前的工藝。級(jí)
    的頭像 發(fā)表于 10-18 09:31 ?3105次閱讀
    半導(dǎo)體后端工藝:<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>工藝(上)

    一文看懂級(jí)封裝

    分為扇入型級(jí)芯片封裝(Fan-In WLCSP)和扇出型級(jí)芯片封裝(Fan-Out WL
    的頭像 發(fā)表于 03-05 08:42 ?1365次閱讀
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>

    簡(jiǎn)儀科技解決方案助力實(shí)現(xiàn)缺陷的精準(zhǔn)定位

    在半導(dǎo)體制造過(guò)程中,的質(zhì)量控制至關(guān)重要。缺陷檢測(cè)系統(tǒng)是確保產(chǎn)品質(zhì)量的關(guān)鍵工具之一。該系統(tǒng)
    的頭像 發(fā)表于 08-13 10:56 ?410次閱讀
    簡(jiǎn)儀科技解決方案助力實(shí)現(xiàn)<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>缺陷</b>的精準(zhǔn)定位

    背面涂敷工藝對(duì)的影響

    一、概述 背面涂敷工藝是在背面涂覆一層特定的材料,以滿足封裝過(guò)程中的各種需求。這種工藝不僅可以提高芯片的機(jī)械強(qiáng)度,還可以優(yōu)化散熱性能
    的頭像 發(fā)表于 12-19 09:54 ?235次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>背面涂敷工藝對(duì)<b class='flag-5'>晶</b><b class='flag-5'>圓</b>的影響