0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

半導(dǎo)體后端工藝:晶圓級封裝工藝(上)

閃德半導(dǎo)體 ? 來源:閃德半導(dǎo)體 ? 2023-10-18 09:31 ? 次閱讀

封裝完整晶圓

晶圓級封裝是指晶圓切割前的工藝。晶圓級封裝分為扇入型晶圓級芯片封裝(Fan-In WLCSP)和扇出型晶圓級芯片封裝(Fan-Out WLCSP),其特點是在整個封裝過程中,晶圓始終保持完整。除此之外,重新分配層(RDL)封裝、倒片(Flip Chip)封裝及硅通孔 ^1^ (TSV)封裝通常也被歸類為晶圓級封裝,盡管這些封裝方法在晶圓切割前僅完成了部分工序。不同封裝方法所使用的金屬及電鍍(Electroplating)^2^繪制圖案也均不相同。不過,在封裝過程中,這幾種方法基本都遵循如下順序。

^1^ 硅通孔(TSV , Through-Silicon Via): 一種可完全穿過硅裸片或晶圓實現(xiàn)硅片堆疊的垂直互連通道。

^2^ 電鍍 (Electroplating): 一項晶圓級封裝工藝,通過在陽極上發(fā)生氧化反應(yīng)來產(chǎn)生電子,并將電子導(dǎo)入到作為陰極的電解質(zhì)溶液中,使該溶液中的金屬離子在晶圓表面被還原成金屬。

完成晶圓測試后,根據(jù)需求在晶圓上制作絕緣層(Dielectric Layer)。初次曝光后,絕緣層通過光刻技術(shù)再次對芯片焊盤進行曝光。然后,通過濺射(Sputtering)^3^工藝在晶圓表面涂覆金屬層。此金屬層可增強在后續(xù)步驟中形成的電鍍金屬層的黏附力,同時還可作為擴散阻擋層以防止金屬內(nèi)部發(fā)生化學(xué)反應(yīng)。此外,金屬層還可在電鍍過程中充當(dāng)電子通道。之后涂覆光刻膠(Photoresist)以形成電鍍層,并通過光刻工藝?yán)L制圖案,再利用電鍍形成一層厚的金屬層。電鍍完成后,進行光刻膠去膠工藝,采用刻蝕工藝去除剩余的薄金屬層。最后,電鍍金屬層就在晶圓表面制作完成了所需圖案。這些圖案可充當(dāng)扇入型WLCSP的引線、重新分配層封裝中的焊盤再分布,以及倒片封裝中的凸點。下文將對每道工序進行詳細(xì)介紹。

^3^ 濺射 (Sputtering): 一項利用等離子體束對靶材進行物理碰擊,使靶材粒子脫落并沉積在晶圓上的工藝。

wKgZomUvNcuAVptXAAUre0PoFqA384.jpg

wKgaomUvNcuASP2yAANMdK3Uwb0631.jpg

wKgaomUvNcuAddt1AALXQq2AFkM922.jpg

wKgZomUvNcuAEmp7AAK1GTtdU48490.jpg

wKgaomUvNcuAQkxFAARE62qiVhI976.jpg

wKgZomUvNcuAVptXAAUre0PoFqA384.jpg

wKgaomUvNcuASP2yAANMdK3Uwb0631.jpg

▲圖1:各類晶圓級封裝工藝及相關(guān)步驟

光刻工藝:在掩模晶圓上繪制電路圖案

光刻對應(yīng)的英文是Photolithography,由“-litho(石刻)”和“graphy(繪圖)”組成,是一種印刷技術(shù),換句話說,光刻是一種電路圖案繪制工藝。首先在晶圓上涂覆一層被稱為“光刻膠”的光敏聚合物,然后透過刻有所需圖案的掩模,選擇性地對晶圓進行曝光,對曝光區(qū)域進行顯影,以繪制所需的圖案或圖形。該工藝的步驟如圖2所示。

wKgZomUvNcuAByQiAAB-2ltcqts197.jpg

▲圖2:光刻工藝步驟

在晶圓級封裝中,光刻工藝主要用于在絕緣層上繪制圖案,進而使用繪制圖案來創(chuàng)建電鍍層,并通過刻蝕擴散層來形成金屬線路。

wKgaomUvNcuAat_LAADu574VMdw781.jpg

▲圖3:攝影與光刻的對比

為更加清楚地了解光刻工藝,不妨將其與攝影技術(shù)進行比較。如圖3所示,攝影以太陽光作為光源來捕捉拍攝對象,對象可以是物體、地標(biāo)或人物。而光刻則需要特定光源將掩模上的圖案轉(zhuǎn)移到曝光設(shè)備上。另外,攝像機中的膠片也可類比為光刻工藝中涂覆在晶圓上的光刻膠。如圖4所示,我們可以通過三種方法將光刻膠涂覆在晶圓上,包括旋涂(Spin Coating)、薄膜層壓(Film Lamination)和噴涂(Spray Coating)。涂覆光刻膠后,需用通過前烘(Soft Baking)來去除溶劑,以確保粘性光刻膠保留在晶圓上且維持其原本厚度。

如圖5所示,旋涂將粘性光刻膠涂覆在旋轉(zhuǎn)著的晶圓中心,離心力會使光刻膠向晶圓邊緣擴散,從而以均勻的厚度分散在晶圓上。粘度越高轉(zhuǎn)速越低,光刻膠就越厚。反之,粘度越低轉(zhuǎn)速越高,光刻膠就越薄。對于晶圓級封裝而言,特別是倒片封裝,光刻膠層的厚度須達到30 μm至100 μm,才能形成焊接凸點。然而,通過單次旋涂很難達到所需厚度。在某些情況下,需要反復(fù)旋涂光刻膠并多次進行前烘。因此,在所需光刻膠層較厚的情況下,使用層壓方法更加有效,因為這種方法從初始階段就能夠使光刻膠薄膜達到所需厚度,同時在處理過程中不會造成晶圓浪費,因此成本效益也更高。但是,如果晶圓結(jié)構(gòu)表面粗糙,則很難將光刻膠膜附著在晶圓表面,此種情況下使用層壓方法,會導(dǎo)致產(chǎn)品缺陷。所以,針對表面非常粗糙的晶圓,可通過噴涂方法,使光刻膠厚度保持均勻。

wKgZomUvNcuAAVVgAATKlegRItI130.jpg

▲圖4:光刻膠涂覆的三種方法

wKgaomUvNcuAF3m6AAHFJlcqY6E466.jpg

▲圖5:旋涂方法示意圖

完成光刻膠涂覆和前烘后,接下來就需要進行曝光。通過照射,將掩模上的圖案投射到晶圓表面的光刻膠上。由于正性光刻膠(Positive PR)在曝光后會軟化,因此使用正性光刻膠時,需在掩模去除區(qū)開孔。負(fù)性光刻膠(Negative PR)在曝光后則會硬化,所以需在掩模保留區(qū)開孔。晶圓級封裝通常采用掩模對準(zhǔn)曝光機(Mask Aligner)^4^或步進式***(Stepper)^5^作為光刻工藝設(shè)備。

^4^ 掩模對準(zhǔn)曝光機(Mask Aligner): 一種將掩模上的圖案與晶圓進行對準(zhǔn),使光線穿過掩模并照射在晶圓表面的曝光設(shè)備。

^5^ 步進式***(Stepper): 一種在工件臺逐步移動時,通過開啟和關(guān)閉快門控制光線以進行光刻的機器。

顯影(Development)是一種利用顯影液來溶解因光刻工藝而軟化的光刻膠的工藝。如圖6所示,顯影方法可分為三種,包括:水坑式 顯影(Puddle Development),將顯影液倒入晶圓中心,并進行低速旋轉(zhuǎn);浸沒式顯影(Tank Development),將多個晶圓同時浸入顯影液中;噴淋式顯影(Spray Development),將顯影液噴灑到晶圓上。圖7顯示了靜態(tài)顯影方法的工作原理。完成靜態(tài)顯影后,通過光刻技術(shù)使光刻膠形成所需的電路圖案。

wKgZomUvNcuAY9ffAAMUZFPrdUc407.jpg

▲圖6:三種不同的顯影方法

wKgaomUvNcuAFzuTAAJN3ILIS9U173.jpg

▲圖7:水坑式顯影方法的工作原理







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    335

    文章

    28687

    瀏覽量

    233921
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    5130

    瀏覽量

    129277
  • Chip
    +關(guān)注

    關(guān)注

    1

    文章

    59

    瀏覽量

    26813
  • 光刻技術(shù)
    +關(guān)注

    關(guān)注

    1

    文章

    150

    瀏覽量

    16137
  • TSV封裝
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    2459

原文標(biāo)題:半導(dǎo)體后端工藝:晶圓級封裝工藝(上)

文章出處:【微信號:閃德半導(dǎo)體,微信公眾號:閃德半導(dǎo)體】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 2人收藏
  • jf_261042611

評論

相關(guān)推薦
熱點推薦

封裝的五項基本工藝

在本文中,我們將重點介紹半導(dǎo)體封裝的另一種主要方法——封裝(WLP)。本文將探討
發(fā)表于 01-24 09:39 ?2575次閱讀
<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>的五項基本<b class='flag-5'>工藝</b>

最全最詳盡的半導(dǎo)體制造技術(shù)資料,涵蓋工藝后端封測

資料介紹 此文檔是最詳盡最完整介紹半導(dǎo)體前端工藝后端制程的書籍,作者是美國人Michael Quirk。看完相信你對整個芯片制造流程會非常清晰地了解。從硅片制造,到晶圓廠芯片工藝的四
發(fā)表于 04-15 13:52

提供半導(dǎo)體工藝可靠性測試-WLR可靠性測試

隨著半導(dǎo)體工藝復(fù)雜度提升,可靠性要求與測試成本及時間之間的矛盾日益凸顯。可靠性(Wafer Level Reliability, WL
發(fā)表于 05-07 20:34

凸起封裝工藝技術(shù)簡介

。  隨著越來越多晶焊凸專業(yè)廠家將焊膏印刷工藝用于WLP封裝,批量壓印技術(shù)開始在半導(dǎo)體封裝領(lǐng)域中廣泛普及。然而,大型EMS企業(yè)也走進了WL
發(fā)表于 12-01 14:33

CSP貼裝工藝吸嘴的選擇

  CSP的裝配對貼裝壓力控制、貼裝精度及穩(wěn)定性、照相機和影像處理技術(shù)、吸嘴的選擇、助焊劑應(yīng) 用單元和供料器,以及板支撐及定位系統(tǒng)的要求類似倒裝晶片對設(shè)備的要求。WLCSP貼裝工藝
發(fā)表于 09-06 16:32

新型封裝工藝介紹

文章介紹了幾種新的封裝工藝,如新型封裝工藝OSmium
發(fā)表于 12-29 15:34 ?83次下載

半導(dǎo)體生產(chǎn)封裝工藝簡介

工藝。典型的封裝工藝流程為:劃片 裝片 鍵合 塑封 去飛邊 電鍍 打印 切筋和成型 外觀檢查 成品測試包裝出貨。 半導(dǎo)體封裝是指將通過測試的
發(fā)表于 03-27 16:40 ?9233次閱讀

兩種標(biāo)準(zhǔn)的半導(dǎo)體制造工藝介紹

標(biāo)準(zhǔn)的半導(dǎo)體制造工藝可以大致分為兩種工藝。一種是在襯底()表面形成電路的工藝,稱為“前端
發(fā)表于 03-14 16:11 ?7606次閱讀
兩種標(biāo)準(zhǔn)的<b class='flag-5'>半導(dǎo)體</b>制造<b class='flag-5'>工藝</b>介紹

什么是封裝

在傳統(tǒng)封裝中,是將成品切割成單個芯片,然后再進行黏合封裝。不同于傳統(tǒng)
的頭像 發(fā)表于 04-06 15:24 ?1.1w次閱讀

半導(dǎo)體封裝工藝及設(shè)備

半導(dǎo)體封裝工藝及設(shè)備介紹
發(fā)表于 07-13 11:43 ?13次下載

半導(dǎo)體后端工藝:了解半導(dǎo)體測試(

半導(dǎo)體制作工藝可分為前端和后端:前端主要是制作和光刻(在
的頭像 發(fā)表于 07-24 15:46 ?2719次閱讀
<b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>后端</b><b class='flag-5'>工藝</b>:了解<b class='flag-5'>半導(dǎo)體</b>測試(<b class='flag-5'>上</b>)

半導(dǎo)體封裝工藝的研究分析

控,能采用精細(xì)化管理模式,在細(xì)節(jié)規(guī)避常規(guī)問題發(fā)生;再從新時代發(fā)展背景下提出半導(dǎo)體封裝工藝面臨的挑戰(zhàn),建議把工作重心放在半導(dǎo)體封裝工藝質(zhì)量控
的頭像 發(fā)表于 02-25 11:58 ?1364次閱讀
<b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>封裝工藝</b>的研究分析

閑談半導(dǎo)體封裝工藝工程師

半導(dǎo)體產(chǎn)業(yè)鏈中,封裝工藝工程師扮演著舉足輕重的角色。他們不僅是半導(dǎo)體芯片從到最終產(chǎn)品的橋梁,更是確保
的頭像 發(fā)表于 05-25 10:07 ?2385次閱讀
閑談<b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>封裝工藝</b>工程師

詳解不同封裝工藝流程

在本系列第七篇文章中,介紹了封裝的基本流程。本篇文章將側(cè)重介紹不同
的頭像 發(fā)表于 08-21 15:10 ?2786次閱讀
詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>的<b class='flag-5'>工藝</b>流程

深入探索:封裝Bump工藝的關(guān)鍵點

隨著半導(dǎo)體技術(shù)的飛速發(fā)展,封裝(WLP)作為先進封裝技術(shù)的重要組成部分,正逐漸成為集成電路
的頭像 發(fā)表于 03-04 10:52 ?1719次閱讀
深入探索:<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>Bump<b class='flag-5'>工藝</b>的關(guān)鍵點

電子發(fā)燒友

中國電子工程師最喜歡的網(wǎng)站

  • 2931785位工程師會員交流學(xué)習(xí)
  • 獲取您個性化的科技前沿技術(shù)信息
  • 參加活動獲取豐厚的禮品