晶圓級封裝產(chǎn)業(yè)(WLP),晶圓級封裝產(chǎn)業(yè)(WLP)是什么意思

晶圓級封裝的背景

晶圓級封裝技術(shù)源自于倒裝芯片。晶圓級封裝的開發(fā)主要是由集成器件制造廠家（IBM）率先啟動。1964年，美國IBM公司在其M360計算器中最先采用了FCOB焊料凸點倒裝芯片器件。1969年，美國Delco公司在汽車中使用了焊料凸點器件。二十世紀70年代，NEC、日立等日本公司開始在一些計算器和超級計算器中采用FCOB器件。到了二十世紀90年代，世界上成立了諸如Kulicke and Soffa’s Flip Chip Division、Unitive、Fujitsu Tohoku Electronics、IC Interconnect等眾多晶圓凸點的制造公司，這些公司擁有的基礎(chǔ)技術(shù)是電鍍工藝與焊膏工藝。這些公司利用凸點技術(shù)和薄膜再分布技術(shù)開發(fā)了晶圓級封裝技術(shù)。FCD公司和富士通公司的超級CSP（Ultra? CSP與Supper CSP）是首批進入市場的晶圓級封裝產(chǎn)品。

1999年，晶圓凸點的制造公司開始給主要的封裝配套廠家發(fā)放技術(shù)許可證。這樣，倒裝芯片和晶圓級封裝也就逐漸在世界各地推廣開來。例如，***的ASE公司和Siliconware公司以及韓國的Amkor公司就是按照FCD公司的技術(shù)授權(quán)來制造超級CSP（Ultra CSP）的。

晶圓級封裝技術(shù)的現(xiàn)狀

隨著IC芯片技術(shù)的發(fā)展，芯片封裝技術(shù)也不斷達到新的水平，目前已可在單芯片上實現(xiàn)系統(tǒng)的集成。

在眾多的新型封裝技術(shù)中，晶圓級封裝技術(shù)最具創(chuàng)新性、最受世人矚目，是封裝技術(shù)取得革命性突破的標志。晶圓級封裝技術(shù)的構(gòu)思是在整片晶圓上進行CSP封裝技術(shù)的制造，也就是在晶圓級基本完成了大部分的封裝工作。因此，晶圓級封裝結(jié)構(gòu)，則可省略覆晶技術(shù)點膠的步驟，目前可采用彈性體或是類彈性體來抵消應(yīng)力，而這些彈性體的制程，可在整片晶圓上完成，因此省去了對一個個組件分別點膠的復(fù)雜制程。方形晶圓封裝技術(shù)的設(shè)計理念，首先為增加組件與底材之間的距離，亦即選用更大的錫鉛焊料球?qū)崿F(xiàn)導(dǎo)電性，現(xiàn)有的晶圓級封裝技術(shù)，采用重新布局技術(shù)來加大錫鉛焊料球的間距，以達到加大錫鉛焊料球體積的需求，進而降低并承受由基板與組件之間熱膨脹差異而產(chǎn)生的應(yīng)力，提高組件的可靠性。

晶圓級封裝和晶圓級芯片尺寸封裝（WLCSP）是同一概念，它是芯片尺寸封裝的一個突破性進展，表示的是一類電路封裝完成后仍以晶圓形式存在的封裝，其流行的主要原因是它可將封裝尺寸減小到和IC芯片一樣大小以及其加工的成本低，晶圓級封裝目前正以驚人的速度增長，其平均年增長率（CAGR）可達210%，推動這種增長的器件主要是集成電路、無源組件、高性能存儲器和較少引腳數(shù)的器件。

目前有5種成熟的工藝技術(shù)可用于晶圓凸點，每種技術(shù)各有利弊。其中金線柱焊接凸點和電解或化學鍍金焊接凸點主要用于引腳數(shù)較少的封裝（一般少于40），應(yīng)用領(lǐng)域包括玻璃覆晶封裝（COG）、軟膜覆晶封裝（COF）和RF模塊。由于這類技術(shù)材料成本高、工序時間長，因此不適合I/O引腳多的封裝件。另一種技術(shù)是先置放焊料球，再對預(yù)成形的焊料球進行回流焊接，這種技術(shù)適用于引腳數(shù)多達300的封裝件。目前用得最多的兩種晶圓凸點工藝是電解或化學電鍍焊料，以及使用高精度壓印平臺的焊膏印刷。

印刷焊膏的優(yōu)點之一是設(shè)備投資少，這使很多晶圓凸點加工制造廠家都能進入該市場，為半導(dǎo)體制造廠家服務(wù)。隨著WLP逐漸為商業(yè)市場所接受，全新的晶圓凸點專業(yè)加工服務(wù)需求持續(xù)迅速增長。的確，大多數(shù)晶圓凸點加工廠都以印刷功能為首要條件，并提供一項或多項其它技術(shù)。業(yè)界許多人士都認為焊膏印刷技術(shù)將主導(dǎo)多數(shù)晶圓凸點的應(yīng)用。

最近幾年，將四種不同類型的CSP確定為區(qū)別新涌現(xiàn)出的封裝方法的商業(yè)化途徑：作為小型化的BGA的剛性和柔性互連、引線框架基和晶圓級封裝。由于經(jīng)濟方面的考慮推動著封裝技術(shù)向著晶圓級封裝（WLP）的方向發(fā)展，以便在布局定位之前，使每種芯片的封裝定形，并確定測試方法。向300mm晶圓尺寸過渡推動著越來越多的晶圓級封裝程序的定形方法的出臺。WLP對于低針腳數(shù)無源組件、EEPROM、閃存、DRAM、ASIC和微處理機已是一種經(jīng)濟的方法。用于互連的面數(shù)組對于IC的I/O間距與印制電路板（PCB）的布線密度匹配也是很有必要的，這對于將用于微電子系統(tǒng)的不同組件或模塊組合到一起是很必要的。因此，10年前開發(fā)出的重新布局技術(shù)對于WLP來說是一種最基本的工藝步驟。

目前的大容量WLP與Phoenix, Arizona和Unitive（自1999年在***）（開始從MCNC分離出來，現(xiàn)在屬于Amkor的一部分）的FCI（前者倒裝芯片技術(shù)）的技術(shù)類似。他們的商標名為UltraCSP（FCI）和Xtreme（Unitive/Amkor）的這種技術(shù)制定了標準，現(xiàn)在WLP每星期的出貨量達百萬件。

WLP是在市場不斷地追求小型化的壓力下，倒裝芯片技術(shù)與SMT和BGA結(jié)合的產(chǎn)物。業(yè)內(nèi)對于晶圓級封裝理念的命名還不明確，定義上有些混亂。關(guān)鍵是在組裝前是否需要對器件進行進一步的封裝。如果不需要的話，就應(yīng)將這種技術(shù)定義為晶圓級封裝。對于多數(shù)高I/O微處理機和ASIC來說，在實施最后表面組裝焊接前，芯片是裝在互連載體上的，這樣的話，就不是晶圓級封裝了?？s略語FCIP（封裝內(nèi)倒裝芯片，F(xiàn)lip Chip in Package）應(yīng)用于這些方法中。

用于CSP的所有晶圓級方法的獨特性能是在封裝內(nèi)沒有采用（圓片級）鍵合技術(shù)。其是集BGA/CSP、倒裝芯片和晶圓處理的經(jīng)濟性優(yōu)點于一體，使其成為一種低成本的封裝方法。

新的和改良的微電子系統(tǒng)要求更加復(fù)雜的器件，由于板上的子系統(tǒng)布線方面的因素，這類器件會限制性能。堆棧的各塑料封裝不僅有成本高的缺點，而且不能夠為實現(xiàn)縮小整體封裝尺寸和像電阻、電容、電感和濾波器這樣的無源組件的集成提供有效的方法。3D系統(tǒng)集成提供了一種可以克服這些缺點的技術(shù)。

采用倒裝芯片進行垂直集成要求有一個重新布局軌跡的基體芯片，使其與二個芯片的I/O布局匹配。這樣，就能夠使倒裝芯片的性能優(yōu)點與集成到重新布局層中的無源組件的選擇相結(jié)合。圖2所示是在重新布局的IC焊盤的第二個硅芯片上裝有倒裝芯片的微控制器的堆棧式FC-WLP。從基體芯片到WLCSP基板的互連是使用線焊的方法完成的。

在這種方法中，晶圓級上的功能基體芯片被用作第二個芯片的倒裝芯片鍵合的有源基板。使用共晶或無鉛焊料球?qū)崿F(xiàn)電子和機械互連，其方法是采用電鍍技術(shù)沉積無鉛焊料。將基體芯片重新布局在可焊的UBM的面數(shù)組。重新布局是由電鍍銅軌跡達到低電氘率。

使用低K成像的BCB實現(xiàn)介質(zhì)隔離

目前，晶圓級封裝正向更廣泛的應(yīng)用領(lǐng)域過渡：MEMS和MOEMS乃至被應(yīng)用于生物醫(yī)學領(lǐng)域。

1995年，Shellcase公司將用于光學組件的WLP應(yīng)用于兩塊平行玻璃板之間的芯片密封。外部焊盤擴充到芯片的劃線。

然后，將晶圓的有源面膠粘到玻璃板，使晶圓的厚度減薄到100μm。將第二塊玻璃板膠粘到晶圓的反面，并將其局部鋸開，使延長的焊盤裸露出來。操作員在UBM焊盤的數(shù)組面上進行鍍覆，粘附焊料球，通過切片使最終的晶圓定位。在這個封裝中的芯片的有源面有通路。

Schott電子封裝公司已推出了以光學應(yīng)用為重點的新的封裝技術(shù)。光學封裝和多數(shù)MEMS封裝必須解決一個最基本的問題，即當將SMT組裝技術(shù)應(yīng)用于器件中時：必須使傳感器表面與環(huán)境相互作用而不會出現(xiàn)由于封裝所造成的任何限制，同時，保護傳感器器件不受環(huán)境的影響。

如果傳感器的有源面是在器件的一面，而用于互連的柵數(shù)組觸點布設(shè)在圖像傳感器芯片反面的話，用于傳感器的WLP是可制造的。硅-導(dǎo)通孔-觸點對于這種方法來說是至關(guān)重要的。這種方法對以光學應(yīng)用為重點的新的封裝技術(shù)是一種將WLP和MEMS工藝技術(shù)智能的組合，是Schott 電子封裝公司所獲得的結(jié)果，而且柏林的Fraunhofer IZM公司為生產(chǎn)進行的共同深層次開發(fā)。這種新技術(shù)的特性是在完成了低成本組裝后能夠完全接觸到傳感器前面的硅-導(dǎo)通孔-觸點。因此，是可以采用晶圓級封裝的，因為傳感器的有源面是在鍵合到玻璃晶圓器件的一面和在底部對互連的柵數(shù)組觸點重新布局。

基本工藝步驟是將傳感器晶圓鍵合到玻璃晶圓上，研磨傳感器晶圓，在硅中蝕刻導(dǎo)通孔，以便在反面開出一個焊盤，采用噴涂的方法，在反面重新布局觸點，進行深層金屬板印刷，最后植球。所有的工藝步驟都是高產(chǎn)量的全自動生產(chǎn)。像CCD這樣的光學傳感器的性能沒有變化。

這種新的高可靠性技術(shù)將會進一步降低傳感器的封裝成本，為客戶或汽車產(chǎn)品市場開發(fā)出一種新的應(yīng)用方法。還開發(fā)出了晶圓級封裝的一個新的應(yīng)用領(lǐng)域?？梢浦驳臒o線中樞神經(jīng)界面這種新的封裝理念正在開發(fā)中。完全集成的、無線中樞神經(jīng)記錄器件將使患者從與聯(lián)機相關(guān)的感染和障礙的風險中解脫出來，允許接口節(jié)點網(wǎng)絡(luò)穿過中心和外圍神經(jīng)系統(tǒng)分布。長期可移植的無線神經(jīng)中樞界面要求在濕電化學環(huán)境下感應(yīng)、數(shù)據(jù)處理、通訊和操作功率的生物配伍和長期穩(wěn)定的高密度集成。此項研究的目的是為下一代無線猶他神經(jīng)中樞界面的硅聚酰亞胺、陶瓷和SMD組件的堆?；旌辖M裝開發(fā)一種生物配伍晶圓級集成和互連技術(shù)。

晶圓級封裝的未來趨勢

使用無鉛和細間距凸點的晶圓級封裝（WLP）在全球WLP的市場需求中所占份額還較小。盡管根據(jù)國際半導(dǎo)體技術(shù)藍圖（ITRS）預(yù)測：到2009年，凸點間的間距（相鄰?fù)裹c中心到中心的距離）為100mm。但對于量產(chǎn)的凸點制造商來說，目前市場對間距<100mm凸點的需求量非常低。例如，焊料凸點的先導(dǎo)者IBM，仍在許多產(chǎn)品中使用間距為220mm的C4凸點技術(shù)。對細間距互連來說，目前一個很小但增長迅速的應(yīng)用領(lǐng)域是在高密度象素探測器數(shù)組上的應(yīng)用。與此同時，很多市場和實際應(yīng)用對無鉛焊料的需求也呈快速增長態(tài)勢。大量汽車電子產(chǎn)品和手機的OEM供貨商發(fā)現(xiàn)，客戶對于無鉛產(chǎn)品的需求正持續(xù)增長。

結(jié)論

隨著越來越多晶圓焊料凸點專業(yè)廠家將焊膏印刷工藝用于WLP封裝，批量壓印技術(shù)開始在半導(dǎo)體封裝領(lǐng)域廣泛普及。然而，大型EMS企業(yè)也走進了WLP領(lǐng)域。封裝和板卡之間的邊界，以及封裝與組裝工藝之間的邊界日漸模糊，迫使企業(yè)必須具備晶圓級和芯片級工藝技術(shù)來為客戶服務(wù)。當然，這些企業(yè)對精密絲網(wǎng)印刷工藝已很熟悉，多年來一直采用這種工藝技術(shù)進行器件貼裝前的焊膏涂敷。因此，將印刷技術(shù)轉(zhuǎn)向WLP工藝相對比較容易。