0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

STI隔離工藝的制造過程

Semi Connect ? 來源:Semi Connect ? 2024-11-01 13:40 ? 次閱讀

STI 隔離工藝是指利用氧化硅填充溝槽,在器件有源區(qū)之間嵌入很厚的氧化物,從而形成器件之間的隔離。利用STI 隔離工藝可以改善寄生場效應晶體管和閂鎖效應。

1)清洗。將晶圓放入清洗槽中清洗,得到清潔的表面。

2) STI熱氧化。利用爐管熱氧化生長一層厚度約100A的二氧化硅薄膜,同時修復AA刻蝕時對溝槽邊緣表面的損傷,并使STI 底部溝槽的拐角圓一些,減小接觸面。二氧化硅薄膜可以作為后續(xù) HDP CVD工序的緩沖,因為HDP CVD 工藝是在淀積的同時也進行濺射刻蝕,該層二氧化硅薄膜可以保護襯底硅。圖4-151所示為STI 爐管生熱氧化生長 SiO2層的剖面圖。

3)淀積厚的SiO2層。利用 HDPCVD 淀積一層很厚的的SiO2層,厚度約4500~5500A。因為HDP CVD是用高密度的離子電漿轟擊濺射刻蝕,防止CVD填充時洞口過早封閉和產生空洞現象,所以HDP CVD 的臺階覆蓋率非常好,它可以有效地填充STI的空隙。圖4-152所示為淀積厚的 SiO2層的剖面圖。

4)RTA快速熱退火。通過RTA快速熱退火修復HDP CVD對襯底的損傷,因為HDPCVD 工藝中的濺射刻蝕會損傷襯底硅。

5) AR(Active Area Reverse)光刻處理。通過微影技術將 AR 掩膜版上的圖形轉移到晶圓上,形成 AR 的光刻膠圖案,非AR 區(qū)域上保留光刻膠。利用AA層版圖進行邏輯運算,得到AR掩膜版。AA作為AR 光刻曝光對準。圖4-153 所示為 AR 光刻的剖面圖,圖4-154所示為AR顯影的剖面圖。

6)測量AR套刻,收集曝光之后的AR與第零層的套刻數據。

7)檢查顯影后曝光的圖形。

8)AR 刻蝕。利用干法蝕刻去除大塊 AA 區(qū)域上的氧化硅,刻蝕最終停在Si3N4上。AR刻蝕的目的是通過干法刻蝕去除大塊AA 區(qū)域上的大塊氧化硅,留下小塊的氧化硅,這樣有助于后續(xù)STI CMP工藝完全去除表面凹凸不平的氧化物,得到更平整均勻的表面,同時也可以防止因為大塊 AA上的氧化硅應力過大而在STI CMP工藝時損傷AA。圖4-155所示為AR刻蝕的剖面圖。

9)去光刻膠。利用干法刻蝕和濕法刻蝕去除光刻膠。圖4-156 所示為去除光刻膠的剖面圖。

10)STI CMP。通過CMP進行STI全局平坦化。Si3N4作為STI CMP 的停止層,考慮到工藝的裕量,要把 Si3N4上的氧化物完全清除,防止氧化物覆蓋在Si3N4上影響后續(xù)步驟Si3N4的刻蝕。當終點偵測器偵測到Si3N4的信號時還需要再研磨一段時間,但Si3N4的硬度較大,所以氧化硅研磨速率會更快,所以 STI 區(qū)域的氧化硅會比Si3N4區(qū)域低一點。圖4-157所示為STI平坦化的剖面圖。

11)清洗。利用酸槽清洗晶圓,得到清潔的表面。因為STI CMP 是用化學機械的方法,會產生的顆粒很多,所以要清洗。

12)濕法刻蝕去除Si3N4。利用180°C濃度91.5%的H3PO4與Si3N4反應去除晶圓上的Si3N4,刻蝕停在氧化硅上。因為熱H3PO4與Si3N4對氧化物的刻蝕率非常低,另外如果STI CMP沒有把Si3N4上的氧化物完全清除,會有殘留的氧化物覆蓋在Si3N4上,最終導致這一步工藝也不能完全清除Si3N4。圖4-158 所示為去除Si3N4的剖面圖。

13)濕法刻蝕去除前置氧化層。濕法刻蝕用一定比例的HF、NH4F 和H2O去除前置氧化層。因經過上面一系列的工藝,襯底硅的表面會有很多損傷,前置氧化層損傷也很嚴重,因此要去掉前置氧化層后生長一層氧化硅來改善這些損傷。圖4-159所示為去除前置氧化層的剖面圖。

6d5e40dc-9801-11ef-a511-92fbcf53809c.png

6d7bcd00-9801-11ef-a511-92fbcf53809c.png

6d9b9716-9801-11ef-a511-92fbcf53809c.png

6db43898-9801-11ef-a511-92fbcf53809c.png

6dd24324-9801-11ef-a511-92fbcf53809c.png

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • 晶圓
    +關注

    關注

    52

    文章

    4927

    瀏覽量

    128092
  • 工藝
    +關注

    關注

    4

    文章

    595

    瀏覽量

    28830
  • 晶體管
    +關注

    關注

    77

    文章

    9703

    瀏覽量

    138446

原文標題:STI 隔離工藝-----《集成電路制造工藝與工程應用》 溫德通 編著

文章出處:【微信號:Semi Connect,微信公眾號:Semi Connect】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    【「大話芯片制造」閱讀體驗】+芯片制造過程工藝面面觀

    第二章對芯片制造過程有詳細介紹,通過這張能對芯片制造過程有個全面的了解 首先分為前道工序和后道工序 前道工序也稱擴散工藝,占80
    發(fā)表于 12-16 23:35

    【「大話芯片制造」閱讀體驗】+ 芯片制造過程和生產工藝

    今天閱讀了最感興趣的部分——芯片制造過程章節(jié),可以用下圖概括: 芯片的制造工序可分為前道工序和后道工序。前道工序占整個芯片制造80%的工作量,由數百道
    發(fā)表于 12-30 18:15

    #硬聲創(chuàng)作季 機械制造工藝技術:2進階創(chuàng)新之——立軸隔離套設計

    工藝制造工藝隔離機械設計及工藝
    Mr_haohao
    發(fā)布于 :2022年10月24日 22:43:28

    單片機晶圓制造工藝及設備詳解

    今日分享晶圓制造過程中的工藝及運用到的半導體設備。晶圓制造過程中有幾大重要的步驟:氧化、沉積、光刻、刻蝕、離子注入/擴散等。這幾個主要步驟都
    發(fā)表于 10-15 15:11

    淺談晶圓制造工藝過程

    晶圓制造總的工藝流程 芯片的制造過程可概分為晶圓處理工序(Wafer Fabrication)、晶圓針測工序(Wafer Probe)、構裝工序(Packaging)、測試工序(Ini
    發(fā)表于 04-16 11:27 ?1.5w次閱讀

    集成電路的器件隔離 Device Isolation

    集成電路制造需要某種隔離工藝將單個器件隔離開來。因為半導體集成電路是在同一塊半導體硅片上,通過平面工藝技術制造許多元件和器件(如電阻、電容、
    的頭像 發(fā)表于 05-06 09:00 ?7381次閱讀
    集成電路的器件<b class='flag-5'>隔離</b> Device Isolation

    7B32:隔離工藝電流輸入數據表

    7B32:隔離工藝電流輸入數據表
    發(fā)表于 04-20 14:11 ?0次下載
    7B32:<b class='flag-5'>隔離工藝</b>電流輸入數據表

    7B35:隔離工藝電流輸入數據表

    7B35:隔離工藝電流輸入數據表
    發(fā)表于 04-20 18:11 ?1次下載
    7B35:<b class='flag-5'>隔離工藝</b>電流輸入數據表

    7B39:隔離工藝電流輸出數據表

    7B39:隔離工藝電流輸出數據表
    發(fā)表于 04-25 18:14 ?0次下載
    7B39:<b class='flag-5'>隔離工藝</b>電流輸出數據表

    3B39:隔離工藝電流輸出數據表

    3B39:隔離工藝電流輸出數據表
    發(fā)表于 05-25 12:52 ?2次下載
    3B39:<b class='flag-5'>隔離工藝</b>電流輸出數據表

    加熱工藝發(fā)展趨勢

    RTCVD過程可以用來沉積多晶硅、氮化硅和二氧化硅,例如在淺溝槽隔離工藝中使用CVD氧化硅填充溝槽。
    的頭像 發(fā)表于 11-08 09:52 ?966次閱讀

    模塊工藝——隔離工藝(Isolation)

    最早的隔離技術是 pn 結隔離,因為加上反向偏壓,pn結就能起到很好的天然隔離作用。但是,由于其需要較寬的耗盡層,面積占比和電容均較大,響應速度慢,不適用于集成電路的隔離。
    的頭像 發(fā)表于 11-15 10:23 ?6867次閱讀

    堆疊式DRAM單元STI和阱區(qū)形成工藝介紹

    在下面的圖中較為詳細的顯示了堆疊式DRAM單元STI和阱區(qū)形成工藝。下圖(a)為AA層版圖,虛線表示橫截面位置。
    的頭像 發(fā)表于 09-04 09:32 ?3166次閱讀
    堆疊式DRAM單元<b class='flag-5'>STI</b>和阱區(qū)形成<b class='flag-5'>工藝</b>介紹

    半導體制造工藝 - 晶圓制造過程

    芯片制造是當今世界最為復雜的工藝過程。這是一個由眾多頂尖企業(yè)共同完成的一個復雜過程。本文努力將這一工藝
    發(fā)表于 03-29 11:25 ?3668次閱讀
    半導體<b class='flag-5'>制造</b><b class='flag-5'>工藝</b> - 晶圓<b class='flag-5'>制造</b>的<b class='flag-5'>過程</b>

    雙阱工藝制造過程

    與亞微米工藝類似,雙阱工藝是指形成NW和PW的工藝,NMOS 是制造在PW里的,PMOS是制造在NW里的。它的目的是形成PN 結
    的頭像 發(fā)表于 11-04 15:31 ?524次閱讀
    雙阱<b class='flag-5'>工藝</b>的<b class='flag-5'>制造</b><b class='flag-5'>過程</b>