STI 隔離工藝是指利用氧化硅填充溝槽,在器件有源區(qū)之間嵌入很厚的氧化物,從而形成器件之間的隔離。利用STI 隔離工藝可以改善寄生場效應晶體管和閂鎖效應。
1)清洗。將晶圓放入清洗槽中清洗,得到清潔的表面。
2) STI熱氧化。利用爐管熱氧化生長一層厚度約100A的二氧化硅薄膜,同時修復AA刻蝕時對溝槽邊緣表面的損傷,并使STI 底部溝槽的拐角圓一些,減小接觸面。二氧化硅薄膜可以作為后續(xù) HDP CVD工序的緩沖,因為HDP CVD 工藝是在淀積的同時也進行濺射刻蝕,該層二氧化硅薄膜可以保護襯底硅。圖4-151所示為STI 爐管生熱氧化生長 SiO2層的剖面圖。
3)淀積厚的SiO2層。利用 HDPCVD 淀積一層很厚的的SiO2層,厚度約4500~5500A。因為HDP CVD是用高密度的離子電漿轟擊濺射刻蝕,防止CVD填充時洞口過早封閉和產生空洞現象,所以HDP CVD 的臺階覆蓋率非常好,它可以有效地填充STI的空隙。圖4-152所示為淀積厚的 SiO2層的剖面圖。
4)RTA快速熱退火。通過RTA快速熱退火修復HDP CVD對襯底的損傷,因為HDPCVD 工藝中的濺射刻蝕會損傷襯底硅。
5) AR(Active Area Reverse)光刻處理。通過微影技術將 AR 掩膜版上的圖形轉移到晶圓上,形成 AR 的光刻膠圖案,非AR 區(qū)域上保留光刻膠。利用AA層版圖進行邏輯運算,得到AR掩膜版。AA作為AR 光刻曝光對準。圖4-153 所示為 AR 光刻的剖面圖,圖4-154所示為AR顯影的剖面圖。
6)測量AR套刻,收集曝光之后的AR與第零層的套刻數據。
7)檢查顯影后曝光的圖形。
8)AR 刻蝕。利用干法蝕刻去除大塊 AA 區(qū)域上的氧化硅,刻蝕最終停在Si3N4上。AR刻蝕的目的是通過干法刻蝕去除大塊AA 區(qū)域上的大塊氧化硅,留下小塊的氧化硅,這樣有助于后續(xù)STI CMP工藝完全去除表面凹凸不平的氧化物,得到更平整均勻的表面,同時也可以防止因為大塊 AA上的氧化硅應力過大而在STI CMP工藝時損傷AA。圖4-155所示為AR刻蝕的剖面圖。
9)去光刻膠。利用干法刻蝕和濕法刻蝕去除光刻膠。圖4-156 所示為去除光刻膠的剖面圖。
10)STI CMP。通過CMP進行STI全局平坦化。Si3N4作為STI CMP 的停止層,考慮到工藝的裕量,要把 Si3N4上的氧化物完全清除,防止氧化物覆蓋在Si3N4上影響后續(xù)步驟Si3N4的刻蝕。當終點偵測器偵測到Si3N4的信號時還需要再研磨一段時間,但Si3N4的硬度較大,所以氧化硅研磨速率會更快,所以 STI 區(qū)域的氧化硅會比Si3N4區(qū)域低一點。圖4-157所示為STI平坦化的剖面圖。
11)清洗。利用酸槽清洗晶圓,得到清潔的表面。因為STI CMP 是用化學機械的方法,會產生的顆粒很多,所以要清洗。
12)濕法刻蝕去除Si3N4。利用180°C濃度91.5%的H3PO4與Si3N4反應去除晶圓上的Si3N4,刻蝕停在氧化硅上。因為熱H3PO4與Si3N4對氧化物的刻蝕率非常低,另外如果STI CMP沒有把Si3N4上的氧化物完全清除,會有殘留的氧化物覆蓋在Si3N4上,最終導致這一步工藝也不能完全清除Si3N4。圖4-158 所示為去除Si3N4的剖面圖。
13)濕法刻蝕去除前置氧化層。濕法刻蝕用一定比例的HF、NH4F 和H2O去除前置氧化層。因經過上面一系列的工藝,襯底硅的表面會有很多損傷,前置氧化層損傷也很嚴重,因此要去掉前置氧化層后生長一層氧化硅來改善這些損傷。圖4-159所示為去除前置氧化層的剖面圖。
-
晶圓
+關注
關注
52文章
4927瀏覽量
128092 -
工藝
+關注
關注
4文章
595瀏覽量
28830 -
晶體管
+關注
關注
77文章
9703瀏覽量
138446
原文標題:STI 隔離工藝-----《集成電路制造工藝與工程應用》 溫德通 編著
文章出處:【微信號:Semi Connect,微信公眾號:Semi Connect】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
評論