臺(tái)積電將采用HBM4，提供更大帶寬和更低延遲的AI存儲(chǔ)方案

為了適應(yīng)AI市場(chǎng)的需求，新一代HBM4存儲(chǔ)預(yù)計(jì)將發(fā)生多項(xiàng)重大變革，其中最為關(guān)鍵的便是內(nèi)存堆棧鏈接接口標(biāo)準(zhǔn)將由原有的1024比特?cái)U(kuò)充至2048比特。這意味著HBM4內(nèi)存堆棧鏈接將需要更為先進(jìn)的封裝技術(shù)來(lái)容納超寬的接口。

在近期舉行的2024年歐洲技術(shù)研討會(huì)上，臺(tái)積電透露了即將用于HBM4制造的基礎(chǔ)芯片的部分新信息。據(jù)悉，未來(lái)HBM4將采用邏輯制程生產(chǎn)，而臺(tái)積電計(jì)劃利用其N12和N5制程的改良版來(lái)完成這一任務(wù)。相比之下，存儲(chǔ)供應(yīng)商目前尚無(wú)經(jīng)濟(jì)有效地生產(chǎn)此類先進(jìn)基礎(chǔ)芯片的能力，因此這一進(jìn)展有望讓臺(tái)積電在HBM4制造領(lǐng)域占據(jù)優(yōu)勢(shì)。

據(jù)報(bào)道，臺(tái)積電計(jì)劃在首批HBM4生產(chǎn)中采用N12FFC+和N5兩種制程技術(shù)。臺(tái)積電設(shè)計(jì)與技術(shù)平臺(tái)高級(jí)總監(jiān)表示，正與主要HBM存儲(chǔ)合作伙伴（如美光、三星、SK海力士）共同努力，實(shí)現(xiàn)在先進(jìn)節(jié)點(diǎn)上對(duì)HBM4的全堆棧集成。其中，N12FFC+制程生產(chǎn)的基礎(chǔ)芯片具備成本效益，而N5制程技術(shù)生產(chǎn)的基礎(chǔ)芯片則能滿足HBM4的性能需求，同時(shí)提供更優(yōu)的功耗表現(xiàn)。

此外，臺(tái)積電還在研究如何通過(guò)CoWoS-L和CoWoS-R先進(jìn)封裝優(yōu)化HBM4，以實(shí)現(xiàn)超過(guò)2000個(gè)互連的接口，從而提高信號(hào)完整性。臺(tái)積電認(rèn)為，N12FFC+制程非常適用于實(shí)現(xiàn)HBM4性能，使存儲(chǔ)供應(yīng)商能夠構(gòu)建出12層堆棧（48GB）和16層堆棧（64GB），每個(gè)堆棧帶寬均超過(guò)2TB/s。同時(shí)，臺(tái)積電還在探索通過(guò)CoWoS-L或CoWoS-R先進(jìn)封裝技術(shù)構(gòu)建系統(tǒng)級(jí)封裝（SiP），該技術(shù)可提供高達(dá)8倍標(biāo)線尺寸的中介層，足以容納多達(dá)12個(gè)HBM4內(nèi)存堆棧。據(jù)臺(tái)積電數(shù)據(jù)顯示，HBM4目前已能在14mA電流下達(dá)到6GT/s的數(shù)據(jù)傳輸速率。

至于N5制程，存儲(chǔ)制造商同樣可以選擇采用臺(tái)積電的N5制程來(lái)生產(chǎn)HBM4基礎(chǔ)芯片。N5制程生產(chǎn)的基礎(chǔ)芯片封裝更多邏輯，功耗更低，性能更強(qiáng)。尤其值得注意的是，這種先進(jìn)制程技術(shù)可實(shí)現(xiàn)極小互連間距，約6~9微米，這將使N5基礎(chǔ)芯片與直接鍵合結(jié)合使用，使HBM4得以在邏輯芯片頂部進(jìn)行3D堆棧。直接鍵合可帶來(lái)更高的內(nèi)存性能，預(yù)計(jì)將極大提升AI及高性能計(jì)算（HPC）芯片所需的大容量帶寬。