臺積電封裝專利公開，可減少漏電現(xiàn)象

據(jù)天眼查信息披露，臺積電一枚關(guān)于“半導(dǎo)體晶粒封裝及其形成方法”的專利已于1月16日公開，公示編號為CN117410278A。這是一款基于3D WOW（晶片疊晶片）封裝方式的芯片解決方案，能有效減少漏電現(xiàn)象。

根據(jù)專利概述，該技術(shù)將包含在第一半導(dǎo)體晶粒組件區(qū)域上的高介電常數(shù)介電層作為關(guān)鍵部分。硅穿孔結(jié)構(gòu)被引入到組件區(qū)域中，實(shí)現(xiàn)連接功能。而高介電常數(shù)介電層在本質(zhì)上帶有負(fù)電荷，能起到調(diào)整組件區(qū)電位和耦合電壓的作用。尤其值得注意的是，這種介電層中的電子載流子能夠吸引組件區(qū)中的電洞載流子，從而抑制因刻蝕凹陷造成的表面缺陷引發(fā)的陷阱輔助通道，進(jìn)而降低電流泄漏的風(fēng)險(xiǎn)。

此外，臺積電于1月18日召開新聞發(fā)布會，報(bào)告了2023年的業(yè)績情況。全年?duì)I收達(dá)到692.98億美元，新臺幣毛收入高達(dá)2.1617萬億元，同比下降4.5%。公司在2023年的實(shí)際資本開支達(dá)到了304.5億美元，其中約70%-80%都投入到了先進(jìn)制程技術(shù)研發(fā)環(huán)節(jié)。