新思科技攜手臺(tái)積公司加速N2工藝下的SoC創(chuàng)新

新思科技經(jīng)認(rèn)證的數(shù)字和模擬設(shè)計(jì)流程可提高高性能計(jì)算、移動(dòng)和AI芯片的產(chǎn)品質(zhì)量。

Synopsys.ai EDA解決方案中的模擬設(shè)計(jì)遷移流程可實(shí)現(xiàn)臺(tái)積公司跨工藝節(jié)點(diǎn)的快速設(shè)計(jì)遷移。

新思科技接口IP和基礎(chǔ)IP的廣泛產(chǎn)品組合正在開發(fā)中，將助力縮短設(shè)計(jì)周期并降低集成風(fēng)險(xiǎn)。

新思科技近日宣布，其數(shù)字和定制/模擬設(shè)計(jì)流程已通過臺(tái)積公司N2工藝技術(shù)認(rèn)證，能夠幫助采用先進(jìn)工藝節(jié)點(diǎn)的SoC實(shí)現(xiàn)更快、更高質(zhì)量的交付。新思科技這兩類芯片設(shè)計(jì)流程的發(fā)展勢頭強(qiáng)勁，其中數(shù)字設(shè)計(jì)流程已實(shí)現(xiàn)多次成功流片，模擬設(shè)計(jì)流程也正應(yīng)用于多個(gè)設(shè)計(jì)項(xiàng)目。這些設(shè)計(jì)流程在AI驅(qū)動(dòng)型Synopsys.ai 全棧式EDA解決方案的支持下，大大提升了生產(chǎn)率。新思科技針對臺(tái)積公司N2工藝開發(fā)的基礎(chǔ)IP和接口IP將有助于降低集成風(fēng)險(xiǎn)，并加快高性能計(jì)算、AI和移動(dòng)SoC的上市時(shí)間。此外，包括新思科技DSO.ai在內(nèi)的新思科技領(lǐng)先AI驅(qū)動(dòng)型芯片設(shè)計(jì)技術(shù)，還能加速基于N2工藝的芯片設(shè)計(jì)，從而提高芯片的功耗、性能和面積。

高效復(fù)用跨工藝節(jié)點(diǎn)的設(shè)計(jì)

新思科技的模擬設(shè)計(jì)流程在臺(tái)積公司先進(jìn)工藝上實(shí)現(xiàn)了節(jié)點(diǎn)之間的設(shè)計(jì)高效復(fù)用。作為經(jīng)認(rèn)證的EDA流程的一部分，新思科技提供可互操作的工藝設(shè)計(jì)套件（iPDKs）和新思科技IC Validator物理驗(yàn)證，用于全芯片物理簽核。

臺(tái)積公司和新思科技的長期合作，實(shí)現(xiàn)了先進(jìn)SoC設(shè)計(jì)領(lǐng)域的高設(shè)計(jì)結(jié)果質(zhì)量，以及更快速的上市時(shí)間。我們與新思科技等設(shè)計(jì)生態(tài)系統(tǒng)合作伙伴密切合作，為臺(tái)積公司先進(jìn)的工藝技術(shù)提供全面、一流的解決方案，能夠以顯著的技術(shù)優(yōu)勢滿足我們共同客戶在高性能應(yīng)用領(lǐng)域的芯片需求，并為不同工藝節(jié)點(diǎn)間的設(shè)計(jì)快速遷移提供成熟的路徑。

Dan Kochpatcharin

設(shè)計(jì)基礎(chǔ)架構(gòu)管理事業(yè)部負(fù)責(zé)人

臺(tái)積公司

針對臺(tái)積公司N2工藝開發(fā)的數(shù)字和模擬設(shè)計(jì)流程代表著新思科技在EDA全棧解決方案上的重大投入，致力于幫助開發(fā)者快速啟動(dòng)N2工藝設(shè)計(jì)，為他們的SoC帶來更出色的功耗、性能和芯片密度，進(jìn)而建立產(chǎn)品的差異化優(yōu)勢并加速產(chǎn)品上市時(shí)間。我們與臺(tái)積公司攜手在每一代臺(tái)積公司的工藝技術(shù)上緊密合作，不斷精進(jìn)我們?nèi)蝾I(lǐng)先的EDA和IP解決方案，以滿足客戶的創(chuàng)新需求并增強(qiáng)其競爭力。

Sanjay Bali

EDA事業(yè)部戰(zhàn)略與產(chǎn)品管理副總裁

新思科技

審核編輯：湯梓紅