新思科技與臺(tái)積公司深度合作，推動(dòng)芯片設(shè)計(jì)創(chuàng)新

2024年5月11日，知名科技企業(yè)新思科技（Synopsys， Inc.， SNPS）公布與臺(tái)灣積體電路股份有限公司（TSMC）的深度合作，涉及先進(jìn)工藝節(jié)點(diǎn)設(shè)計(jì)的EDA和IP領(lǐng)域。此次合作成果已成功運(yùn)用于人工智能（AI）、高性能計(jì)算（HPC）以及移動(dòng)設(shè)備設(shè)計(jì)等多個(gè)領(lǐng)域。近期，雙方聯(lián)手優(yōu)化了光子集成電路（PIC）流程，滿足了硅光子技術(shù)對(duì)更高功率、性能及晶體管密度的需求。值得一提的是，新思科技的數(shù)字和模擬設(shè)計(jì)流程備受行業(yè)贊譽(yù)，適用于臺(tái)積公司的N3/N3P和N2工藝技術(shù)。目前，兩家公司正致力于研發(fā)下一代AI驅(qū)動(dòng)型芯片設(shè)計(jì)流程——新思科技DSO.ai?，旨在提升設(shè)計(jì)效率和芯片設(shè)計(jì)生產(chǎn)力。同時(shí)，新思科技也為臺(tái)積公司的N2/N2P工藝開發(fā)了豐富的基礎(chǔ)和接口IP產(chǎn)品組合。此外，新思科技、是德科技（Keysight）與Ansys聯(lián)合推出全新集成射頻（RF）設(shè)計(jì)遷移流程，協(xié)助客戶從臺(tái)積公司N16工藝節(jié)點(diǎn)順利過渡至N6RF+工藝節(jié)點(diǎn)。

新思科技EDA事業(yè)部戰(zhàn)略與產(chǎn)品管理副總裁Sanjay Bali表示：“新思科技在可投產(chǎn)的EDA流程和支持3Dblox標(biāo)準(zhǔn)的3DIC Compiler光子集成方面的先進(jìn)成果，結(jié)合我們廣泛的IP產(chǎn)品組合，使得我們與臺(tái)積公司能夠助力開發(fā)者基于臺(tái)積公司先進(jìn)工藝加速下一代芯片設(shè)計(jì)創(chuàng)新。我們與臺(tái)積公司長達(dá)數(shù)十年的緊密合作，為業(yè)界提供了關(guān)鍵性的EDA和IP解決方案，助力合作伙伴實(shí)現(xiàn)跨工藝節(jié)點(diǎn)的快速設(shè)計(jì)遷移，顯著提升了設(shè)計(jì)質(zhì)量和生產(chǎn)力?！?/p>

臺(tái)積公司設(shè)計(jì)基礎(chǔ)設(shè)施管理部負(fù)責(zé)人Dan Kochpatcharin表示：“我們與新思科技等開放創(chuàng)新平臺(tái)（OIP）生態(tài)系統(tǒng)合作伙伴的緊密協(xié)作，使我們能夠更好地滿足從埃米級(jí)器件到復(fù)雜的多裸晶芯片系統(tǒng)等高性能計(jì)算設(shè)計(jì)領(lǐng)域中的各種挑戰(zhàn)性需求，始終站在創(chuàng)新的最前沿。臺(tái)積公司與新思科技將繼續(xù)攜手，助力開發(fā)者基于臺(tái)積公司的先進(jìn)工藝節(jié)點(diǎn)實(shí)現(xiàn)下一代差異化設(shè)計(jì)，并加快成果轉(zhuǎn)化速度?！?/p>

針對(duì)先進(jìn)工藝節(jié)點(diǎn)的經(jīng)認(rèn)證數(shù)字和模擬設(shè)計(jì)流程

新思科技針對(duì)臺(tái)積公司N3P和N2工藝的可投產(chǎn)數(shù)字和模擬設(shè)計(jì)流程，已成功應(yīng)用于AI、HPC和移動(dòng)設(shè)備設(shè)計(jì)等多個(gè)領(lǐng)域。該AI驅(qū)動(dòng)的模擬設(shè)計(jì)遷移流程可實(shí)現(xiàn)工藝節(jié)點(diǎn)間的快速遷移，在此之前，新思科技已經(jīng)有針對(duì)臺(tái)積公司N4P至N3E和N3E至N2工藝節(jié)點(diǎn)遷移的設(shè)計(jì)流程，現(xiàn)在又增加了從臺(tái)積公司N5至N3E工藝節(jié)點(diǎn)的遷移流程。

此外，可互操作工藝設(shè)計(jì)套件（iPDK）和新思科技IC Validator?物理驗(yàn)證運(yùn)行集已可供開發(fā)者使用，幫助芯片開發(fā)團(tuán)隊(duì)高效地將設(shè)計(jì)遷移至臺(tái)積公司的先進(jìn)工藝技術(shù)。新思科技IC Validator支持全芯片物理簽核，以應(yīng)對(duì)日益復(fù)雜的物理驗(yàn)證規(guī)則。新思科技IC Validator現(xiàn)已通過臺(tái)積公司N2和N3P工藝技術(shù)認(rèn)證。

新思科技與臺(tái)積公司攜手推出多裸晶電子與光子整合流程方案，通過硅光子技術(shù)與近/共封裝措施優(yōu)化數(shù)據(jù)傳輸效率，顯著提高系統(tǒng)性能及功能性。其中，該流程通過新思科技OptoCompiler?設(shè)計(jì)光子集成電路，再結(jié)合3DIC Compiler和Ansys多物理場分析技術(shù)進(jìn)一步集成電子集成電路（EIC）。

新思科技正積極研發(fā)適用于臺(tái)積公司N2和N2P工藝的基礎(chǔ)和接口IP組合，旨在幫助各類AI、HPC和移動(dòng)SoC應(yīng)用更快地實(shí)現(xiàn)流片成功。這些IP組合涵蓋了高質(zhì)量的PHY IP，如UCIe、HBM4/3e、3DIO、PCIe 7.x/6.x、MIPI C/D-PHY和M-PHY、USB、DDR5 MR-DIMM和LPDDR6/5x等，可充分利用臺(tái)積公司先進(jìn)工藝節(jié)點(diǎn)帶來的PPA優(yōu)勢。此外，新思科技還為臺(tái)積公司N3P工藝提供經(jīng)過硅驗(yàn)證的基礎(chǔ)和接口IP組合，包括224G以太網(wǎng)、UCIe、MIPI C/D-PHY和M-PHY、USB/DisplayPort和eUSB2、LPDDR5x、DDR5和PCIe 6.x，以及正在開發(fā)中的DDR5 MR-DIMM。這些IP已在眾多行業(yè)領(lǐng)軍企業(yè)中得到廣泛應(yīng)用，有效縮短了他們的開發(fā)周期。