0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號阻抗、串?dāng)_、關(guān)鍵網(wǎng)絡(luò)拓?fù)滏溌放c眼圖仿真分析實例技巧

深圳(耀創(chuàng))電子科技有限公司 ? 2023-10-14 08:13 ? 次閱讀

Cadence Sigrity Aurora 分析的準(zhǔn)確性如何?

答:Sigrity Aurora 仿真分析的準(zhǔn)確性高度依賴于模型、輸入信號、仿真環(huán)境和參數(shù)設(shè)置的準(zhǔn)確性。準(zhǔn)確的模型來描述Sigrity Aurora的特性和行為是保證仿真準(zhǔn)確性的前提。

其次輸入信號應(yīng)該與實際應(yīng)用中的信號相匹配,包括數(shù)據(jù)速率、幅度、時鐘頻率等。

再次,仿真環(huán)境應(yīng)包括準(zhǔn)確的電路拓?fù)?、傳輸線線性和非線性特性、噪聲、干擾等因素,以模擬實際的通信環(huán)境。

最后正確設(shè)置仿真參數(shù)和約束也是保證準(zhǔn)確性的關(guān)鍵。例如,仿真時鐘頻率、仿真時間、仿真步長等參數(shù)需要根據(jù)具體應(yīng)用和目標(biāo)來選擇和設(shè)置。確保這些因素準(zhǔn)確可靠,并與實際應(yīng)用情況相匹配,可以提高仿真分析的準(zhǔn)確性。

此外,進行實際物理驗證和測試也是評估仿真分析準(zhǔn)確性的重要手段。

2

Allegro PCB 設(shè)計中,材料表格中找不到特定材料信息時,可以從哪些網(wǎng)站或論壇獲取?

答:1. 電子元器件供應(yīng)商網(wǎng)站:許多電子元器件供應(yīng)商網(wǎng)站提供了詳細的產(chǎn)品信息,包括材料參數(shù)、規(guī)格書、技術(shù)數(shù)據(jù)等。常見的供應(yīng)商網(wǎng)站包括 Digi-Key、Mouser、RS Components、Farnell等。

2. PCB 設(shè)計社區(qū)和論壇:有許多專門討論 PCB 設(shè)計的社區(qū)和論壇,例如 EEVblog、Electronics Stack Exchange、EEWeb 等。在這些社區(qū)中,可以向其他工程師和設(shè)計師提問,以獲取關(guān)于特定材料的信息和建議。

3. 行業(yè)標(biāo)準(zhǔn)和規(guī)范:某些材料可能有行業(yè)標(biāo)準(zhǔn)和規(guī)范,其中包含了材料的詳細說明和推薦。例如,IPC(Institute of Printed Circuits)制定了一些與 PCB 設(shè)計和制造相關(guān)的標(biāo)準(zhǔn),可以查詢相關(guān)資料了解更多關(guān)于材料的信息。

4. PCB 制造商和供應(yīng)商:與 PCB 制造商和供應(yīng)商聯(lián)系,詢問他們提供的材料選項和規(guī)格。他們通常會提供一份材料清單,涵蓋了所提供的材料的特性和應(yīng)用范圍。

5. 學(xué)術(shù)研究文章和技術(shù)資料學(xué)術(shù)研究文章和技術(shù)資料通常會提供關(guān)于特定材料的詳細信息??梢酝ㄟ^學(xué)術(shù)數(shù)據(jù)庫(如 IEEE Xplore、Google 學(xué)術(shù)搜索)和制造商的技術(shù)資料庫來查找相關(guān)的論文和資料。

3

串?dāng)_分析除了應(yīng)用 DDR 等并行相關(guān)領(lǐng)域,還有其他的應(yīng)用場景嗎?

答:1. 高速信號通信:在高速數(shù)字通信領(lǐng)域,如 PCIe、USBEthernet 等,串?dāng)_分析用于分析和評估通信線路中的信號串?dāng)_情況。在高速模擬信號傳輸系統(tǒng)中,如高頻射頻RF)電路、模擬前端電路等,串?dāng)_分析用于評估信號間的相互干擾情況。串?dāng)_分析還可以用于評估時鐘和同步信號傳輸線路中的相互干擾情況。通過對這些信號串?dāng)_進行仿真和分析,可以優(yōu)化線路設(shè)計以提高數(shù)據(jù)傳輸質(zhì)量,同時提高系統(tǒng)的靈敏度和可靠性。

2. 電源和地線布局:在電子系統(tǒng)中,電源和地線布局對于系統(tǒng)的穩(wěn)定性和抗干擾性能有著重要影響。通過串?dāng)_分析,可以評估不同電源和地線布局方案對于系統(tǒng)中信號和電源的串?dāng)_情況,從而優(yōu)化布局設(shè)計,提高系統(tǒng)的穩(wěn)定性和抗干擾能力。

4

如何自制 IBIS 模型和 SPICE 模型?

答:

IBIS 模型自制:

收集芯片規(guī)格書和特性數(shù)據(jù):包括輸入/輸出端口電氣特性、時序參數(shù)、電流/電壓特性等。

數(shù)據(jù)預(yù)處理和格式轉(zhuǎn)換:使用專業(yè)的仿真軟件(如 Sigrity IBIS-AMI 模型創(chuàng)建工具)或腳本,將芯片的特性數(shù)據(jù)進行預(yù)處理和格式轉(zhuǎn)換,生成符合 IBIS 模型標(biāo)準(zhǔn)的文本文件。

創(chuàng)建 IBIS 模型文件:使用 IBIS 模型編輯工具,將預(yù)處理的特性數(shù)據(jù)輸入到相應(yīng)的字段中,以創(chuàng)建 IBIS 模型文件。

模型驗證和仿真:驗證所創(chuàng)建的 IBIS 模型與芯片規(guī)格書中的數(shù)據(jù)是否一致,并使用仿真工具或 IBIS 模型驗證工具進行仿真驗證。

SPICE 模型自制:

獲取芯片的物理特性:包括芯片的物理特性、電氣參數(shù)、材料屬性等信息。

提取模型參數(shù):通過實驗和測量(如 DC 測試、AC 測試和時間域測量),測量芯片的特性曲線并提取模型參數(shù)。這些參數(shù)可以是電流-電壓關(guān)系、信號傳輸特性、電容、電感、阻抗等。

創(chuàng)建 SPICE 模型文件:使用 SPICE 模型編輯工具(如 PSpice 或 HSPICE)或文本編輯器,將提取的模型參數(shù)和特性輸入到相應(yīng)的 SPICE 模型代碼中,以創(chuàng)建 SPICE模 型文件。

模型驗證和仿真:驗證所創(chuàng)建的 SPICE 模型與實際芯片的特性是否一致,并使用 SPICE 仿真工具進行電路仿真和驗證。

5

除了系統(tǒng)模型,更改系統(tǒng)會影響原來的仿真結(jié)果嗎?可否重新復(fù)制一份進行更改,原來的模型則繼續(xù)保持?

答:在仿真中,IBIS 模型,及 SPCIE 模型更改系統(tǒng)的模型會影響原來的仿真結(jié)果。若更改系統(tǒng)模型并重新運行仿真,原來的模型將不再被使用,仿真將按照新的模型進行計算和分析。因此,更改系統(tǒng)模型可能會導(dǎo)致之前的仿真結(jié)果無效或不適用。

如果想保留原來的模型和仿真結(jié)果,并同時使用新的模型進行仿真,一種可能的方法是創(chuàng)建副本或多個仿真環(huán)境。可以將原始系統(tǒng)模型復(fù)制一份,并進行相應(yīng)的更改,在復(fù)制的模型中使用新的參數(shù)或特性。然后,可以同時運行兩個或多個仿真環(huán)境,分別基于原始模型和更改后的模型進行仿真比較。

請注意,需要確保在更改模型和創(chuàng)建復(fù)件時,修改的是獨立的模型文件和仿真環(huán)境,以免影響到原始模型和仿真結(jié)果。此外,還應(yīng)該對新模型的準(zhǔn)確性和可靠性進行驗證,并根據(jù)具體情況進行仿真結(jié)果的解讀和比較。

6

直播中使用的 IBIS 模型是否大多需要自己編寫?

答:IBIS 模型一般是由芯片制造商開發(fā)和提供的。在實際應(yīng)用中,對于一些常見和常用的芯片,如處理器、存儲器、接口芯片等,芯片制造商通常會提供與其產(chǎn)品配套的 IBIS 模型。這些模型包含了芯片的電氣特性、時序參數(shù)等信息,且經(jīng)過制造商的驗證和測試,能夠較為準(zhǔn)確地反映芯片的行為,以便用戶在系統(tǒng)級仿真中使用。

然而,對于一些特殊或新型的芯片,可能需要自己編寫或修改 IBIS 模型來適應(yīng)特定的仿真需求。編寫或修改 IBIS 模型需要對 IBIS 標(biāo)準(zhǔn)及相關(guān)仿真方法和技術(shù)有一定的了解。如果缺乏相關(guān)經(jīng)驗或知識,建議咨詢芯片制造商或第三方模型供應(yīng)商,以獲取合適的模型文件。當(dāng)然,也可以通過公眾號留言或發(fā)送郵件至 spb_china@cadence.com 聯(lián)系李老師,李老師在編寫 IBIS 方面有較多的經(jīng)驗。

7

串?dāng)_結(jié)果的大小的標(biāo)準(zhǔn)是什么,該如何判斷是否合適?

答:信號串?dāng)_的大小通常通過指標(biāo)來衡量,其中最常用的指標(biāo)是峰-峰值(P-P值)和零-峰值(Z-P值)。峰-峰值指標(biāo)是指信號串?dāng)_時信號的高點和低點之間的差值。這個指標(biāo)用來評估串?dāng)_信號對目標(biāo)信號的干擾程度。峰-峰值越大,表示串?dāng)_越強。

零-峰值指標(biāo)是指串?dāng)_信號對目標(biāo)信號的平均值和峰值之間的差值。這個指標(biāo)用來評估串?dāng)_信號對目標(biāo)信號平均值的偏移程度。零-峰值越大,表示串?dāng)_越嚴(yán)重。

判斷信號串?dāng)_是否合適主要取決于具體的設(shè)計要求和應(yīng)用場景。一般來說,工程師通常需要根據(jù)系統(tǒng)需求和設(shè)計目標(biāo)來評估信號串?dāng)_的合適程度,如果信號串?dāng)_超過了系統(tǒng)設(shè)計規(guī)范或?qū)δ繕?biāo)信號的影響達到不可接受的程度,就需要采取相應(yīng)的措施來降低串?dāng)_。

8

不同型號 DDR 的模型差異大嗎?

答:不同型號的 DDR(雙數(shù)據(jù)速率)模型在電氣特性和時序參數(shù)上有很大的差異。DDR 模型的電氣特性主要包括驅(qū)動和負(fù)載模型、恒壓源模型、信號傳輸線模型等。時序參數(shù)是描述 DDR 芯片工作時序的重要指標(biāo),包括時鐘頻率、延遲時間、持續(xù)時間、信號傳輸延遲等。不同型號的 DDR 芯片具有不同的架構(gòu)、芯片制造工藝和性能,因此其電氣特性和時序參數(shù)也會有所不同。在使用 DDR 模型進行系統(tǒng)級仿真和設(shè)計時,應(yīng)該選擇適用于具體 DDR 芯片型號的模型,以確保仿真和設(shè)計的準(zhǔn)確性和可靠性。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
收藏 人收藏

    評論

    相關(guān)推薦

    ADC電路的怎么解決?

    ,ADC是SAR型 18位單通道全差分輸入的ADC。ADC的后端是MCU,MCU將數(shù)字信號處理之后再畫到顯示屏上顯示實時波形。 調(diào)試發(fā)現(xiàn)顯示的信號,表現(xiàn)為某一
    發(fā)表于 01-07 06:15

    OptiSystem與OptiSPICE的聯(lián)合使用:收發(fā)機電路的分析

    ,都可以用來分析OptiSPICE生成的數(shù)據(jù)。在本例中,OptiSPICE的輸出用于生成如圖6所示的。在運行OptiSystem仿真之前,重要的是要檢查OptiSystem中的
    發(fā)表于 12-10 08:59

    博眼球還是真本事?參考平面不完整信號反而好

    改善的設(shè)計方法據(jù)說有兩種:很多人知道的方法:信號線之間通過“包地”改善……幾乎只有高速先生知道的方法:
    的頭像 發(fā)表于 11-11 17:26 ?239次閱讀
    博眼球還是真本事?參考平面不完整<b class='flag-5'>信號</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>反而好

    高速信號怎么看

    關(guān)鍵參數(shù)。通過觀察的開口大小和形狀,工程師可以評估信號傳輸?shù)馁|(zhì)量和穩(wěn)定性,識別并解決潛在的信號完整性問題,從而確保高速數(shù)據(jù)傳輸
    的頭像 發(fā)表于 10-21 14:33 ?950次閱讀
    高速<b class='flag-5'>信號</b><b class='flag-5'>眼</b><b class='flag-5'>圖</b>怎么看

    高頻電路設(shè)計中的問題

    構(gòu)成威脅。 鑒于高頻信號以電磁波形態(tài)沿傳輸線行進,信號線本身便充當(dāng)了天線的角色,其周圍彌漫著電磁場能量。這些電磁場間的相互作用,不經(jīng)意間編織出一張復(fù)雜的噪聲網(wǎng)絡(luò),即所謂的
    的頭像 發(fā)表于 09-25 16:04 ?291次閱讀

    信號介紹

    信號(Crosstalk)是指在信號傳輸過程中,一條信號線上的信號對相鄰
    的頭像 發(fā)表于 09-12 08:08 ?1297次閱讀
    <b class='flag-5'>信號</b>的<b class='flag-5'>串</b><b class='flag-5'>擾</b>介紹

    信號完整性與電源完整性-信號

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-信號.pdf》資料免費下載
    發(fā)表于 08-12 14:27 ?0次下載

    嵌入式開發(fā)中引起的原因是什么?

    電路布線常會有的風(fēng)險,最后簡單說明幾個減小串的方法,常見增大走線間距、使兩導(dǎo)體的有風(fēng)險的區(qū)域最小化、相鄰層走線時傳輸線互相彼此垂直
    發(fā)表于 03-07 09:30 ?1855次閱讀
    嵌入式開發(fā)中引起<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因是什么?

    車載網(wǎng)絡(luò)協(xié)議與問題

    通信解決方案。車載通信網(wǎng)絡(luò)中使用了很多成束的電纜,易產(chǎn)生。自動駕駛汽車是汽車行業(yè)的未來。為了實現(xiàn)網(wǎng)絡(luò)安全連接,汽車行業(yè)使用以太網(wǎng)網(wǎng)絡(luò)。車
    的頭像 發(fā)表于 03-05 08:14 ?1340次閱讀
    車載<b class='flag-5'>網(wǎng)絡(luò)</b>協(xié)議與<b class='flag-5'>串</b><b class='flag-5'>擾</b>問題

    產(chǎn)生的原因是什么

    ,也稱為串音干擾,是指由于線路之間的電磁耦合導(dǎo)致的信號和噪聲的傳播。可以引起信號質(zhì)量下降
    的頭像 發(fā)表于 02-04 18:17 ?1930次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>產(chǎn)生的原因是什么

    在PCB設(shè)計中,如何避免

    在PCB設(shè)計中,如何避免? 在PCB設(shè)計中,避免是至關(guān)重要的,因為可能導(dǎo)致
    的頭像 發(fā)表于 02-02 15:40 ?1826次閱讀

    高速信號測試的基本原理

    高速信號測試的基本原理? 高速信號測試是一種用于衡量和
    的頭像 發(fā)表于 02-01 16:19 ?1118次閱讀

    示波器是啥?怎樣形成示波器又如何分辨信號質(zhì)量?

    示波器是啥?怎樣形成示波器又如何分辨信號質(zhì)量? 示波器
    的頭像 發(fā)表于 01-19 16:16 ?1072次閱讀

    容性耦合與感性耦合的混合效應(yīng) 影響大小的因素

    信號在傳輸線上傳播時,由于電磁耦合而在相鄰的傳輸線上產(chǎn)生不期望的電壓和電流噪聲,信號線的邊緣場效應(yīng)是導(dǎo)致
    的頭像 發(fā)表于 01-18 10:13 ?5599次閱讀
    容性耦合與感性耦合的混合效應(yīng) 影響<b class='flag-5'>串</b><b class='flag-5'>擾</b>大小的因素

    減少的方法有哪些

    一些方法盡量降低的影響。那么減少的方法有哪些呢? 檢查靠近 I/O 網(wǎng)絡(luò)關(guān)鍵
    的頭像 發(fā)表于 01-17 15:02 ?1911次閱讀
    減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>的方法有哪些