0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

新思科技3DIC Compiler獲得三星多裸晶芯集成工藝流程的認證

新思科技 ? 來源:新思科技 ? 2023-09-14 09:38 ? 次閱讀

新思科技經(jīng)認證的多裸晶芯片系統(tǒng)設(shè)計參考流程和安全的Die-to-Die IP解決方案,加速了三星SF 5/4/3工藝和I-Cube及X-Cube技術(shù)的設(shè)計和流片成功。

新思科技3DIC Compiler是統(tǒng)一的多裸晶芯片封裝探索、協(xié)同設(shè)計和分析的平臺,已經(jīng)獲得三星多裸晶芯集成工藝流程的認證。

全面和可擴展的新思科技多裸晶芯片系統(tǒng)能夠?qū)崿F(xiàn)從早期設(shè)計探索到芯片生命周期管理全流程的快速異構(gòu)集成。

新思科技(Synopsys)近日宣布,與三星晶圓廠(以下簡稱為“三星”)深化合作,助力芯片制造商針對三星先進工藝加速設(shè)計2.5D和3D多裸晶芯片系統(tǒng)。此次合作解決了高性能計算、人工智能、汽車和智能手機等計算密集型應(yīng)用,對于多裸晶芯片系統(tǒng)的關(guān)鍵需求?;谛滤伎萍家幌盗腥蝾I(lǐng)先的經(jīng)認證EDA參考流程組合,包括新思科技3DIC Compiler和用于Die-to-Die互連的UCIe IP,和三星I-Cube和X-Cube技術(shù),雙方客戶可以在三星5納米、4納米和3納米工藝上加速開發(fā)多裸晶芯片系統(tǒng)。

在當前數(shù)據(jù)驅(qū)動的世界中,計算密集型工作負載對客戶提出了嚴苛的PPA要求,即使在最先進的工藝技術(shù)下也是如此。新思科技和三星協(xié)同優(yōu)化從早期設(shè)計開發(fā)到完整的系統(tǒng)實施、簽核分析和IP就緒的多裸晶芯片設(shè)計。我們緊密合作推出了行業(yè)領(lǐng)先的生產(chǎn)力解決方案,為共同客戶縮短周轉(zhuǎn)時間并降低成本。

Sangyun Kim

晶圓代工事業(yè)部設(shè)計技術(shù)團隊副總裁

三星電子

開發(fā)者可以通過UCIe和先進的扇出型晶圓級封裝等Die-to-Die互連標準,將不同節(jié)點的多顆裸晶集成到單個封裝內(nèi),能夠滿足計算密集型芯片設(shè)計嚴苛的性能要求并加快上市時間。此外,新思科技覆蓋2.5D和3D芯片堆疊及先進封裝的多裸晶芯片解決方案還可支持三星I-Cube和X-Cube技術(shù)。多裸晶芯片系統(tǒng)極具靈活性,可以高效滿足自動駕駛和高性能計算等需要多任務(wù)優(yōu)化的應(yīng)用。

開發(fā)者在先進工藝節(jié)點上開發(fā)數(shù)據(jù)密集型應(yīng)用的高性能系統(tǒng)時,面臨著全新的芯片復(fù)雜度挑戰(zhàn)。新思科技與三星在開發(fā)UCIe IP和經(jīng)認證EDA流程上強強聯(lián)手,從而通過三星先進工藝節(jié)點和多裸晶集成流程滿足多裸晶芯片系統(tǒng)開發(fā)的新興需求。

Sanjay Bali

EDA 事業(yè)部產(chǎn)品管理和戰(zhàn)略副總裁

新思科技

作為新思科技廣泛數(shù)字設(shè)計系列產(chǎn)品的重要組成部分,新思科技3DIC Compiler可支持三星全新3D CODE標準。它與新思科技Fusion Compiler和人工智能驅(qū)動設(shè)計的Synopsys.ai系列技術(shù)相結(jié)合后,能夠?qū)崿F(xiàn)片上系統(tǒng)(SoC)到多裸晶芯片系統(tǒng)的統(tǒng)一協(xié)同優(yōu)化。Ansys Redhawk-SC Electrothermal多物理場技術(shù)與新思科技3DIC Compiler緊密集成,解決了多裸晶芯片系統(tǒng)的功耗和熱簽核問題。

為了簡化開發(fā)工作并降低集成風險,針對三星的先進工藝技術(shù),新思科技攜手三星共同開發(fā)UCIe IP等多裸晶芯片系統(tǒng)IP。

審核編輯:彭菁

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    455

    文章

    50816

    瀏覽量

    423663
  • 新思科技
    +關(guān)注

    關(guān)注

    5

    文章

    798

    瀏覽量

    50337
  • 工藝流程
    +關(guān)注

    關(guān)注

    7

    文章

    106

    瀏覽量

    16287
  • 三星
    +關(guān)注

    關(guān)注

    1

    文章

    1530

    瀏覽量

    31246

原文標題:新思科技和三星強強聯(lián)手,加速先進工藝下多裸晶芯片系統(tǒng)設(shè)計

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    半導(dǎo)體圓制造工藝流程

    半導(dǎo)體圓制造是現(xiàn)代電子產(chǎn)業(yè)中不可或缺的一環(huán),它是整個電子行業(yè)的基礎(chǔ)。這項工藝流程非常復(fù)雜,包含了很多步驟和技術(shù),下面將詳細介紹其主要的制造工藝流程。第一步:
    的頭像 發(fā)表于 12-24 14:30 ?305次閱讀
    半導(dǎo)體<b class='flag-5'>晶</b>圓制造<b class='flag-5'>工藝流程</b>

    圓的制備流程

    本文從硅片制備流程為切入點,以方便了解和選擇合適的硅圓,硅圓的制備工藝流程比較復(fù)雜,加工工序而長,所以必須嚴格控制每道工序的加工質(zhì)量,
    的頭像 發(fā)表于 10-21 15:22 ?271次閱讀

    TAS3251工藝流程

    電子發(fā)燒友網(wǎng)站提供《TAS3251工藝流程.pdf》資料免費下載
    發(fā)表于 09-14 10:21 ?0次下載
    TAS3251<b class='flag-5'>工藝流程</b>

    思科技7月份行業(yè)事件

    思科技宣布推出面向英特爾代工EMIB先進封裝技術(shù)的可量產(chǎn)芯片設(shè)計參考流程,該流程采用了S
    的頭像 發(fā)表于 08-12 09:50 ?593次閱讀

    思科技攜手英特爾推出可量產(chǎn)Multi-Die芯片設(shè)計解決方案

    提供了一個統(tǒng)一的協(xié)同設(shè)計與分析解決方案,通過新思科3DIC Compiler加速從芯片到系統(tǒng)的各個階段的
    的頭像 發(fā)表于 07-16 09:42 ?573次閱讀

    思科技引領(lǐng)EMIB封裝技術(shù)革新,推出量產(chǎn)級芯片設(shè)計參考流程

    ,即面向英特爾代工服務(wù)中的EMIB(嵌入式芯片互連橋接)先進封裝技術(shù),成功推出了可量產(chǎn)的芯片設(shè)計參考流程。這一里程碑式的成果,不僅彰
    的頭像 發(fā)表于 07-11 09:47 ?497次閱讀

    思科技面向英特爾代工推出可量產(chǎn)的芯片設(shè)計參考流程,加速芯片創(chuàng)新

    3DIC Compiler協(xié)同設(shè)計與分析解決方案結(jié)合新思科技IP,加速英特爾代工EMIB技術(shù)的異構(gòu)集成 摘要: 新思科技人工智能(AI)驅(qū)動
    發(fā)表于 07-09 13:42 ?786次閱讀

    三星與新思科技攜手,備戰(zhàn)2nm工藝量產(chǎn)

    在全球半導(dǎo)體行業(yè)邁向更高精度和更小尺寸的征途上,三星與新思科技近日宣布了一項重要的合作。這一合作旨在確保三星的2nm制造工藝能夠順利實現(xiàn)量產(chǎn),并在市場中占據(jù)領(lǐng)先地位。
    的頭像 發(fā)表于 06-20 09:22 ?500次閱讀

    思科技與臺積公司深度合作,推動芯片設(shè)計創(chuàng)新

     新思科技EDA事業(yè)部戰(zhàn)略與產(chǎn)品管理副總裁Sanjay Bali表示:“新思科技在可投產(chǎn)的EDA流程和支持3Dblox標準的3DIC
    的頭像 發(fā)表于 05-11 16:25 ?437次閱讀

    思科技面向臺積公司先進工藝加速下一代芯片創(chuàng)新

    套件賦能可投產(chǎn)的數(shù)字和模擬設(shè)計流程能夠針對臺積公司N3/N3P和N2工藝,助力實現(xiàn)芯片設(shè)計成功,并加速模擬設(shè)計遷移。 新思科技物理驗證解決方
    發(fā)表于 05-11 11:03 ?438次閱讀
    新<b class='flag-5'>思科</b>技面向臺積公司先進<b class='flag-5'>工藝</b>加速下一代芯片創(chuàng)新

    一文解析DARM工藝流程

    DRAM(動態(tài)隨機存取存儲器)的工藝流程包括多個關(guān)鍵步驟。
    發(fā)表于 04-05 04:50 ?5376次閱讀
    一文解析DARM<b class='flag-5'>工藝流程</b>

    思科技與英特爾深化合作,以新思科技IP和經(jīng)Intel 18A工藝認證的EDA流程加速先進芯片設(shè)計

    ; 新思科技廣泛的高質(zhì)量 IP組合降低集成風險并加快產(chǎn)品上市時間,為采用Intel 18A 工藝的開發(fā)者提供了競爭優(yōu)勢; 新思科3DIC
    發(fā)表于 03-05 10:16 ?358次閱讀

    三星第二代3nm工藝開始試產(chǎn)!

    據(jù)報道,三星預(yù)計在未來6個月時間內(nèi),讓SF3工藝良率提高到60%以上。三星SF3工藝會率先應(yīng)用
    的頭像 發(fā)表于 01-29 15:52 ?657次閱讀

    思科技攜手臺積公司推出“從架構(gòu)探索到簽核” 統(tǒng)一設(shè)計平臺

    思科3DIC Compiler集成3Dblox 2.0標準,可用于異構(gòu)集成和“從架構(gòu)探索到
    的頭像 發(fā)表于 01-12 13:40 ?520次閱讀
    新<b class='flag-5'>思科</b>技攜手臺積公司推出“從架構(gòu)探索到簽核” 統(tǒng)一設(shè)計平臺

    傳統(tǒng)封裝工藝流程簡介

    圓制作完成后,會出貨給封裝廠,封裝廠再將一粒粒的芯片封裝起來。我這里所說的傳統(tǒng)封裝是指以打線為主的封裝方式,比如DIP,QFP,SOP,QFN等,不包括倒裝。這里就簡單介紹一下傳統(tǒng)封裝的工藝流程工藝特點。
    的頭像 發(fā)表于 01-05 09:56 ?1790次閱讀
    傳統(tǒng)封裝<b class='flag-5'>工藝流程</b>簡介