AXI IIP突發(fā)寫(xiě)的bug定位如何解決？
生成的IIP代碼用AMBA VIP進(jìn)行仿真，發(fā)現(xiàn)突發(fā)寫(xiě)應(yīng)答不符合協(xié)議，按照協(xié)議，突發(fā)寫(xiě)只需要在寫(xiě)完成后，回復(fù)一個(gè)應(yīng)答信號(hào)即可。
而波形是burst每個(gè)寫(xiě)操作響應(yīng)通道都在應(yīng)答，且只有第一個(gè)應(yīng)答有正確的ID。
可以看到仿真波形是burst寫(xiě)期間，寫(xiě)通道一直在回復(fù)bvalid，而且只有第一個(gè)回復(fù)的ID是正確的，原因是每寫(xiě)一次resp_fifo就會(huì)把bid_fifo的值給清掉。
我們應(yīng)該改成最后一次寫(xiě)wlast時(shí)，才清掉bid_fifo并同時(shí)給一次resp信號(hào)即可。
實(shí)戰(zhàn)ISP圖像算法效果
以項(xiàng)目驅(qū)動(dòng)的方式介紹MCU芯片全流程設(shè)計(jì)的方法；
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FIFO芯片
+關(guān)注
關(guān)注
0文章
10瀏覽量
8811 -
AMBA
+關(guān)注
關(guān)注
0文章
68瀏覽量
15006 -
axi協(xié)議
+關(guān)注
關(guān)注
0文章
8瀏覽量
2132
原文標(biāo)題：AXI IIP突發(fā)寫(xiě)的bug定位
文章出處：【微信號(hào)：全棧芯片工程師，微信公眾號(hào)：全棧芯片工程師】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
玩轉(zhuǎn)Zynq連載3——AXI總線協(xié)議介紹1
● 基于特定地址進(jìn)行的突發(fā)傳輸●通過(guò)獨(dú)立的讀和寫(xiě)通道實(shí)現(xiàn)低成本直接內(nèi)存訪問(wèn)（DMA）●支持無(wú)序數(shù)據(jù)傳輸●提供多級(jí)寄存器鎖存的支持，實(shí)現(xiàn)更好的時(shí)序收斂 1.1 AXI版本介紹AXI協(xié)議是
發(fā)表于 05-06 16:55
Vivado中AXI互連的突發(fā)模式
我一直在使用精簡(jiǎn)版的AXI接口，但我需要使用突發(fā)模式來(lái)加快傳輸速度。我不太了解如何更改界面，有人可以告訴我如何在Vivado中更改我的IP以使用突發(fā)模式嗎？非常感激
發(fā)表于 04-15 07:21
高級(jí)可擴(kuò)展接口（AXI）簡(jiǎn)介
主機(jī)和從機(jī)用于交換信息。優(yōu)先級(jí)仲裁器確定當(dāng)前哪個(gè)主機(jī)使用該總線，而中央解碼器執(zhí)行從機(jī)選擇。突發(fā)執(zhí)行操作可能需要花費(fèi)多個(gè)總線周期才能完成。每個(gè)突發(fā)傳輸都包括一個(gè)地址和控制階段，隨后是一個(gè)數(shù)據(jù)階段。 AXI
發(fā)表于 09-28 10:14
ARM系列 -- AXI協(xié)議資料匯總（一）
。 2、AXI通道之間的關(guān)系前面說(shuō)到AXI的五個(gè)通道是獨(dú)立的，但通道間必須保持一定的約定關(guān)系：寫(xiě)回復(fù)必須在一次寫(xiě)事務(wù)的最后一個(gè)寫(xiě)數(shù)據(jù)之后讀數(shù)據(jù)必須在接收到讀地址信號(hào)之后通道間握手必須滿
發(fā)表于 04-08 09:34
AXI接口協(xié)議詳解
4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允許最大256輪的數(shù)據(jù)突發(fā)傳輸；AXI
發(fā)表于 04-08 10:45
看看Axi4寫(xiě)通道decoder的設(shè)計(jì)
讀寫(xiě)分離的設(shè)計(jì)在Axi4總線中，讀和寫(xiě)通道是完全相互獨(dú)立，互不干擾。故而無(wú)論是在設(shè)計(jì)Decoder還是Arbiter時(shí)，均可以采用讀寫(xiě)分離的方式。如前文所述，SpinalHDL在基于Axi4總線
發(fā)表于 08-03 14:27
AXI 總線和引腳的介紹
1、AXI 總線通道，總線和引腳的介紹 AXI接口具有五個(gè)獨(dú)立的通道： （1）寫(xiě)地址通道（AW）：write address channel （2）寫(xiě)數(shù)據(jù)通道（ W）： write d
發(fā)表于 01-05 08:13
?1w次閱讀
AXI-4 Lite接口協(xié)議仿真波形解析
AXI-4 Lite可以看作是AXI-4 Memory Mapped的子集，從下面的示例圖中就可見(jiàn)一斑。最直接的體現(xiàn)是AXI-4 Lite的突發(fā)長(zhǎng)度是固定值1。
AXI4接口協(xié)議的基礎(chǔ)知識(shí)
AXI-4 Memory Mapped也被稱(chēng)之為AXI-4 Full，它是AXI4接口協(xié)議的基礎(chǔ)，其他AXI4接口是該接口的變形。總體而言，AXI
高級(jí)可擴(kuò)展接口（AXI）簡(jiǎn)介
主機(jī)和從機(jī)用于交換信息。優(yōu)先級(jí)仲裁器確定當(dāng)前哪個(gè)主機(jī)使用該總線，而中央解碼器執(zhí)行從機(jī)選擇。突發(fā)執(zhí)行操作可能需要花費(fèi)多個(gè)總線周期才能完成。每個(gè)突發(fā)傳輸都包括一個(gè)地址和控制階段，隨后是一個(gè)數(shù)據(jù)階段。AXI
Bug定位的過(guò)程
身為測(cè)試工程師，總有一道繞不過(guò)去的坎就是定位bug，這其實(shí)是非?；ㄙM(fèi)時(shí)間的。
關(guān)于AXI BRAM控制器的相關(guān)內(nèi)容
所有與axis主設(shè)備的通信都是通過(guò)一個(gè)5通道的axis接口進(jìn)行的。所有寫(xiě)操作都在AXI總線的寫(xiě)地址通道(AW)上啟動(dòng)，該通道指定了寫(xiě)事務(wù)的類(lèi)型和相應(yīng)的地址信息。
AXI3與AXI4寫(xiě)響應(yīng)的依賴(lài)區(qū)別?
上面兩圖的區(qū)別是相比AXI3，AXI4協(xié)議需要確認(rèn)AWVALID、AWREADY握手完成才能回復(fù)BVALID。為什么呢？
工商網(wǎng)監(jiān)
評(píng)論