0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AXI-4 Lite接口協(xié)議仿真波形解析

FPGA技術(shù)驛站 ? 來源:搜狐網(wǎng) ? 作者:搜狐網(wǎng) ? 2020-09-23 11:18 ? 次閱讀

AXI-4 Lite可以看作是AXI-4 Memory Mapped的子集,從下面的示例圖中就可見一斑。最直接的體現(xiàn)是AXI-4 Lite的突發(fā)長度是固定值1。

AXI-4 Lite的接口信號如下圖所示。同樣都是5個獨立通道,但由于突發(fā)長度被限制為1,使得某些信號不再需要,例如ARLEN和AWLEN就不再需要了,因為兩者均為0,同時用于顯示突發(fā)類型(Burst Type)的ARBURST和AWBURST、表明一筆數(shù)據(jù)交易的最后一個有效數(shù)據(jù)WLAST和RLAST均不再需要了。此外,AXI-4 Lite要求數(shù)據(jù)位寬必須是32-bit或64-bit,故ARSIZE和AWSIZE也不再需要了。

就數(shù)據(jù)傳輸機(jī)制而言,AXI-4 Lite和AXI-4 Memory Mapped是一致的,每個通道都有相應(yīng)的VALID和READY信號對。

這里我們給出一個仿真波形供大家參考,以便理解AXI-4 Lite接口協(xié)議。

寫地址通道

寫數(shù)據(jù)通道

寫響應(yīng)通道

讀地址通道

讀數(shù)據(jù)通道

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 接口協(xié)議
    +關(guān)注

    關(guān)注

    5

    文章

    41

    瀏覽量

    18569

原文標(biāo)題:AXI-4 Lite與AXI-4 Memory Mapped接口協(xié)議有什么區(qū)別?

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Zynq中AXI4-LiteAXI-Stream功能介紹

    Zynq中AXI4-Lite功能 AXI4-Lite接口AXI4的子集,專用于和元器件內(nèi)的控制寄存器進(jìn)行通信。AXI-Lite允許構(gòu)建簡單
    的頭像 發(fā)表于 09-27 11:33 ?8976次閱讀
    Zynq中<b class='flag-5'>AXI4-Lite</b>和<b class='flag-5'>AXI</b>-Stream功能介紹

    如何將AXI VIP添加到Vivado工程中

    在這篇新博文中,我們來聊一聊如何將 AXI VIP 添加到 Vivado 工程中,并對 AXI4-Lite 接口進(jìn)行仿真。隨后,我們將在仿真
    發(fā)表于 07-08 09:27 ?2035次閱讀

    XADC和AXI4Lite接口:定制AXI引腳

    你好,我有一個關(guān)于XADC及其AXI4Lite接口輸入的問題。我想在Microzed 7020主板上測試XADC,在通過AXI4Lite接口將Zynq PL連接到XADC向?qū)В▍⒁姷谝?/div>
    發(fā)表于 11-01 16:07

    請問AXI-4接口有沒有可用的地址線?

    的發(fā)送引擎。#1。根據(jù)“表2-2:AXI4-流接口端口 - 發(fā)送”&amp;在美國的其他相關(guān)部分,我看到這個AXI-4接口沒有可用的地址線。我錯過了什么嗎?我想知道為什么在這個
    發(fā)表于 04-28 10:00

    請問S_AXI端口是否遵循AXI_Lite協(xié)議?

    ,portis僅顯示為S_AXI接口引腳與AXI lite兼容。我需要知道S_AXI端口是否遵循AXI
    發(fā)表于 05-14 09:09

    AXI4-lite端口可以保持未連接狀態(tài)嗎?

    我必須通過AXI4-lite接口配置Jesd204b核心,或者我可以簡單地將AXI4-lite端口保持未連接狀態(tài)(強制接地)?Jesd204核心示例top沒有提供有關(guān)AXI4-Lite
    發(fā)表于 05-15 09:30

    AXI接口協(xié)議詳解

    AXI 總線上面介紹了AMBA總線中的兩種,下面看下我們的主角—AXI,在ZYNQ中有支持三種AXI總線,擁有三種AXI接口,當(dāng)然用的都是
    發(fā)表于 04-08 10:45

    AXI接口協(xié)議詳解

    突發(fā)傳輸;  AXI4-Lite:(For simple, low-throughput memory-mapped communication)是一個輕量級的地址映射單次傳輸接口,占用很少的邏輯單元
    發(fā)表于 10-14 15:31

    ARM CoreLink AXI4至AHB Lite XHB-400橋接技術(shù)參考手冊

    XHB將AXI4協(xié)議轉(zhuǎn)換為AHB-Lite協(xié)議,并具有AXI4接口和AHB-
    發(fā)表于 08-02 06:51

    AMBA 4 AXI4、AXI4-LiteAXI4-流協(xié)議斷言用戶指南

    您可以將協(xié)議斷言與任何旨在實現(xiàn)AMBA?4 AXI4接口一起使用?, AXI4 Lite?,
    發(fā)表于 08-10 06:39

    AXI4接口協(xié)議的基礎(chǔ)知識

    AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協(xié)議的基礎(chǔ),其他A
    的頭像 發(fā)表于 09-23 11:20 ?6104次閱讀
    <b class='flag-5'>AXI4</b><b class='flag-5'>接口</b><b class='flag-5'>協(xié)議</b>的基礎(chǔ)知識

    AXI4 、 AXI4-Lite 、AXI4-Stream接口

    AXI4 是一種高性能memory-mapped總線,AXI4-Lite是一只簡單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數(shù)據(jù)流。從字面意思去理解
    的頭像 發(fā)表于 07-04 09:40 ?8681次閱讀

    如何在Vitis HLS中使用C語言代碼創(chuàng)建AXI4-Lite接口

    您是否想創(chuàng)建自己帶有 AXI4-Lite 接口的 IP 卻感覺無從著手?本文將為您講解有關(guān)如何在 Vitis HLS 中使用 C 語言代碼創(chuàng)建 AXI4-Lite 接口的基礎(chǔ)知識。
    的頭像 發(fā)表于 07-08 09:40 ?1876次閱讀

    AXI4-Lite協(xié)議簡明學(xué)習(xí)筆記

    AXI4協(xié)議是ARM的AMBA總線協(xié)議重要部分,ARM介紹AXI4總線協(xié)議是一種性能高,帶寬高,延遲低的總線
    發(fā)表于 06-19 11:17 ?3863次閱讀
    <b class='flag-5'>AXI4-Lite</b><b class='flag-5'>協(xié)議</b>簡明學(xué)習(xí)筆記

    自定義AXI-Lite接口的IP及源碼分析

    在 Vivado 中自定義 AXI4-Lite 接口的 IP,實現(xiàn)一個簡單的 LED 控制功能,并將其掛載到 AXI Interconnect 總線互聯(lián)結(jié)構(gòu)上,通過 ZYNQ 主機(jī)控制,后面對 Xilinx 提供的整個
    發(fā)表于 06-25 16:31 ?3464次閱讀
    自定義<b class='flag-5'>AXI-Lite</b><b class='flag-5'>接口</b>的IP及源碼分析