如何使用EDA中的3DIC Compiler實現(xiàn)3DIC系統(tǒng)頂層的創(chuàng)建管理

前言

HPC、AI、數(shù)據(jù)中心以及汽車自動化等應用對于高效能和高性能算力需求持續(xù)增長，單芯片系統(tǒng)實現(xiàn)方案從設計、實現(xiàn)、生產(chǎn)制造、可靠性等各個方面都遇到了嚴峻的技術(shù)挑戰(zhàn)。三維異構(gòu)集成的3DIC chiplet設計，通過水平和垂直方向上的多芯片集成堆疊，使得芯片系統(tǒng)在性能、面積/體積、功耗、生產(chǎn)工藝、良率、成本、市場等諸多因素中獲得最佳平衡，經(jīng)過十多年的發(fā)展目前已逐漸成為后摩爾時代新的技術(shù)趨勢。

3DIC異構(gòu)集成設計分析全流程EDA平臺簡介

芯和3DIC異構(gòu)集成設計分析全流程是一個適用于2.5D/3D系統(tǒng)級協(xié)同設計的統(tǒng)一平臺。從架構(gòu)規(guī)劃、設計創(chuàng)建、物理實現(xiàn)，到分析驗證和系統(tǒng)簽核，它是一個高度集成、可擴展的平臺，具有靈活高效的工作流程環(huán)境，支持超大容量的系統(tǒng)級設計管理、架構(gòu)探索和自動化布局布線，支持2D/3D交互式可視操作模式，同時集成了業(yè)界可信的golden簽核級分析工具，助力于實現(xiàn)產(chǎn)品最佳PPAC目標。

3DIC系統(tǒng)頂層的創(chuàng)建管理

在系統(tǒng)架構(gòu)方面，與傳統(tǒng)的2D架構(gòu)不同，3DIC系統(tǒng)需要建立一個頂層結(jié)構(gòu)來進行系統(tǒng)的設計實現(xiàn)和管理，管理來自于不同fab、不同工藝的不同設計庫，基于系統(tǒng)頂層來實現(xiàn)系統(tǒng)級的邏輯互連的定義，多芯片布局，以及系統(tǒng)級的各類仿真、分析、驗證工作等。

本文主要介紹如何使用該EDA平臺中的3DIC Compiler便捷高效地實現(xiàn)3DIC系統(tǒng)頂層的創(chuàng)建管理。

1. Die Design創(chuàng)建

圖 1

3DIC系統(tǒng)架構(gòu)

topdie/socdie Die原型創(chuàng)建：使用基本輸入（Die的尺寸、工藝文件、I/O信息）開始創(chuàng)建新設計：

1)在菜單欄選中Task->Die Modeling，如圖2所示，在設計流程任務列表中選擇所需操作按序執(zhí)行。通過Create Library -> Create Die Block完成工藝文件的導入和Die尺寸的設置。GUI 操作同步顯示對應的腳本命令行，可通過界面Script按鈕導出文本。

圖 2

創(chuàng)建Die Design流程

2)讀取I/O物理信息。工程師可以讀取已有的DEF、MDXF、CSV文件，也可以采用3DIC Compiler創(chuàng)建Bump/TSV。其中，CSV文件中提供Bump實例名稱、Bump坐標以及互連的端口和網(wǎng)絡，如圖3所示。在讀取CSV數(shù)據(jù)之后，Bump的物理和邏輯信息，包括P/G的net和port等都可以在Die design中完成創(chuàng)建。

圖 3

CSV文件格式

2. basedie/interposer Design創(chuàng)建

basedie/interposer design Library的創(chuàng)建流程參考topdie/socdie Die。完成Library的創(chuàng)建以后，下一步是網(wǎng)表的導入。對于初始網(wǎng)表，工程師根據(jù)不同的設計需求，可以采用2種網(wǎng)表格式：

1)空白網(wǎng)表：網(wǎng)表中不包含端口或邏輯連接，所有Die-to-Die以及Die-to-Package的互聯(lián)關(guān)系都是在系統(tǒng)頂層指定的。工具通過分析連接關(guān)系自動追溯創(chuàng)建basedie/interposer的網(wǎng)表：插入interposer/basedie到package的端口、Die到package feedthrough信號通路、D2D連接。

2)包含部分或者全部互連關(guān)系的網(wǎng)表：例如連接package的端口，如圖4所示。

圖 4

basedie design定義部分互連關(guān)系的網(wǎng)表示例

3. 3DIC系統(tǒng)頂層網(wǎng)表的定義

3DIC Compiler采用虛擬系統(tǒng)頂層定義進行系統(tǒng)設計實現(xiàn)和管理，其中包含多芯片系統(tǒng)的所有實例和互連，本身并不會產(chǎn)生用于生產(chǎn)制造的實際GDS。它的網(wǎng)表是一個層次化網(wǎng)表，對D2D互連線、Die到package feedthrough互連端口等進行完整定義。

1)basedie/interposer design初始網(wǎng)表為空時，系統(tǒng)頂層網(wǎng)表中D2D、D2Package feedthrough互連端口定義如圖5所示：

圖 5

top-level design網(wǎng)表示例

2)basedie/interposer design初始網(wǎng)表定義了package的端口時，系統(tǒng)頂層網(wǎng)表中D2D、D2Package feedthrough互連端口定義如圖6所示：

圖 6

top-level design網(wǎng)表示例

注意：當網(wǎng)表中含有D2D、D2Package bus總線互連的定義時，需要注意bit的定義順序。比如本案例中，需要滿足topdie port sd[8:0]與basedie port top2base_0_sd[8:0]同樣比特的互連時，必須滿足design創(chuàng)建bus port/net按照同樣的順序:

創(chuàng)建topdie design讀取CSV文件時read_design_io需要加上option -create_bus_high_to_low，實現(xiàn)bus net或port按照從高比特到低比特的順序創(chuàng)建；

basedie design網(wǎng)表bus net 按照從高比特到低比特的順序定義；

top-level design網(wǎng)表bus net 按照從高比特到低比特的順序定義；

當然，工程師也可以采用design中創(chuàng)建bus port/net都按照從低比特到高比特的順序。

4.3DIC系統(tǒng)布局規(guī)劃

Top-level design Library的創(chuàng)建流程參考topdie/socdie Die。在Task Assistant中選擇Multi-Die Floorplanning，依次選擇所需操作，例如：網(wǎng)表的讀入、3D Die布局、Bump鏡像、Net assign等操作，如圖7所示，實現(xiàn)3DIC系統(tǒng)布局規(guī)劃。

圖 7

Multi-Die Floorplan流程

其中需要注意的是，當通過鏡像的方式自動完成basedie Bumps的創(chuàng)建和對準后，要以assign net的方式自動追溯D2D、D2Package的各種邏輯互連關(guān)系，實現(xiàn)basedie的netlist創(chuàng)建。在這個過程中，

1)當basedie/interposer design初始網(wǎng)表為空時：工具依據(jù)C4 Bumps和ubumps之間的曼哈頓距離來選擇C4Bumps，更嚴格地說，工具綜合計算所有Net長度，找到設計中所有Net的曼哈頓距離的最小總和來完成D2Package邏輯互連關(guān)系的創(chuàng)建，實現(xiàn)basedie的netlist創(chuàng)建。如圖8所示。

圖 8

Mirror Bump和assign net 的原理圖

2)當basedie/interposer design初始網(wǎng)表定義了package的端口時：工具自動追溯D2D、D2Package的邏輯互連關(guān)系，實現(xiàn)basedie的netlist創(chuàng)建，如圖9所示。

圖 9

Mirror Bump和assign net 的原理圖

完成以上操作以后，就可以完整實現(xiàn)系統(tǒng)級的可視化管理，如圖10所示，基于系統(tǒng)級頂層結(jié)構(gòu)，可進行系統(tǒng)級的各類仿真、分析、驗證工作。

圖 10

系統(tǒng)頂層的2D和3D視圖

5.在頂層設計的背景下編輯Die Design

3DIC Compiler的就地編輯(Edit In Place, EIP)功能允許工程師在3D系統(tǒng)頂層設計的背景下編輯選定的芯片，而無需在另一個窗口中打開該Die Design。EIP菜單欄提供了以下選項：

①層次結(jié)構(gòu)

設置視圖層次，擴展cell類型，改變顯示方式，以及設置打開多個或關(guān)閉多個層次；

②下推

向下推到一個選定的block；

③彈出

彈回上一層；

④彈到頂部

彈到最上面的一層。

當工程師使用EIP編輯一個較低層別的Die Design時，通過點擊EIP菜單欄上的彈出圖標，當前的block會變成所選Die Design的block。在編輯過程中，被選中的會被高亮顯示，而其他的Die Design都會變暗，如圖11所示。使用'f'鍵放大到當前選中的block，工程師就可以執(zhí)行編輯操作。另外，請注意，被選中的Die Design保留了頂層設計中的方向和旋轉(zhuǎn)角度。

圖 11

就地編輯Die Design

總結(jié)

本文介紹了如何使用3DIC Compiler便捷高效地實現(xiàn)3DIC系統(tǒng)頂層的創(chuàng)建管理，從Die原型創(chuàng)建開始，進行Multi-Die Floorplan規(guī)劃，basedie或interposer 以及系統(tǒng)頂層網(wǎng)表定義，基于系統(tǒng)頂層實現(xiàn)basedie/interposer Bumps自動創(chuàng)建和對準，以及自動追溯D2D、D2Package的各種互連關(guān)系建立邏輯互連，最終實現(xiàn)3DIC系統(tǒng)頂層的創(chuàng)建管理。其中，可以特別關(guān)注“就地編輯”功能，它能極大地幫助工程師提升多芯片系統(tǒng)設計的效率。

審核編輯：劉清